特許
J-GLOBAL ID:200903096416746403

発振回路

発明者:
出願人/特許権者:
代理人 (1件): 玉村 静世
公報種別:公開公報
出願番号(国際出願番号):特願2003-334572
公開番号(公開出願番号):特開2005-102007
出願日: 2003年09月26日
公開日(公表日): 2005年04月14日
要約:
【課題】 温度依存性の低減を図った発振回路を提供する。【解決手段】 複数のインバータがリング状に結合されてクロック信号を生成可能に形成されたリングオシレータ(10)と、上記インバータに流れる電流を律則するための電流源(111,112,113)と、上記電流源を制御可能な電流源制御回路(20)とを含んで発振回路が構成されるとき、上記電流源制御回路は、セルフバイアス型の定電流回路(201)と、上記定電流回路の電流を律則可能な抵抗回路(202)とを含んで構成し、上記抵抗回路に、負の温度特性を持たせることで、セルフバイアス型の定電流回路における正の温度特性をキャンセルし、温度依存性の低減を達成する。【選択図】 図1
請求項(抜粋):
複数のインバータがリング状に結合されてクロック信号を生成可能に形成されたリングオシレータと、 上記インバータに流れる電流を律則するための電流源と、 上記電流源を制御可能な電流源制御回路と、を含む発振回路であって、 上記電流源制御回路は、セルフバイアス型の定電流回路と、上記定電流回路の電流を律則可能な抵抗回路と、を含み、 上記抵抗回路は、負の温度特性を有することを特徴とする発振回路。
IPC (3件):
H03K3/03 ,  H01L21/822 ,  H01L27/04
FI (2件):
H03K3/03 ,  H01L27/04 P
Fターム (9件):
5F038AR07 ,  5F038AR08 ,  5F038AR10 ,  5F038BG02 ,  5F038DF01 ,  5F038DF05 ,  5F038EZ20 ,  5J043AA01 ,  5J043LL02
引用特許:
出願人引用 (1件)
  • 半導体記憶装置
    公報種別:公開公報   出願番号:特願平9-250907   出願人:株式会社東芝
審査官引用 (11件)
全件表示

前のページに戻る