特許
J-GLOBAL ID：200903096544215453

不揮発性半導体記憶装置およびその消去ベリファイ方法

発明者：
宮下 勝

宮下 勝 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願平11-072185
公開番号（公開出願番号）：特開2000-268585
出願日： 1999年03月17日
公開日（公表日）： 2000年09月29日
要約：
【要約】【課題】 消去ベリファイ動作時に、データ消去後のメモリセルを所望のしきい値電圧にするために必要なメモリセルのしきい値電圧の判定を、書き込みベリファイ動作時にメモリセルのしきい値電圧を判定する際に用いる判定電流と同一の判定電流で行うことができる不揮発性半導体記憶装置およびその消去ベリファイ方法を提供する。【解決手段】 pウェル13中にメモリセルアレイ1が設けられたNAND型フラッシュメモリにおいて、消去状態のメモリセルのしきい値電圧を判定する消去ベリファイ動作時に、n+ 型拡散層からなるソース線SLに正の電圧を印加するか、または、pウェル13に負の電圧を印加する。これにより、MOSFETの基板バイアス効果を利用して見かけ上のメモリセルのしきい値電圧を上昇させることでセル電流を低減し、消去ベリファイ動作時のメモリセルのしきい値電圧の判定を、書き込みベリファイ動作時と同一の判定電流で行う。
請求項（抜粋）：
第1導電型の半導体領域中に、第2導電型チャネルの電界効果トランジスタからなるメモリセルが設けられ、直列接続された所定数の上記メモリセルによってストリングが構成されていると共に、上記ストリングの一端および他端が、それぞれビット線および上記第1導電型の半導体領域中に設けられた第2導電型の拡散層からなるソース線と接続され、上記メモリセルは、ワード線およびビット線への印加電圧に応じて電荷蓄積部に蓄積された電荷量が変化し、その変化に応じてしきい値電圧が変化することによって上記しきい値電圧に応じた値のデータを記憶する不揮発性半導体記憶装置であって、上記メモリセルの記憶データを消去する消去動作後に、ワード線に所定の読み出し用電圧を印加して上記メモリセルのしきい値電圧を判定するようにした消去ベリファイ動作時に、上記ソース線に所定の逆方向電圧を印加するようにしたソース線電圧制御手段を有することを特徴とする不揮発性半導体記憶装置。
IPC (6件)：
G11C 16/02 ,  G11C 16/04 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (4件)：
G11C 17/00 612 B ,  G11C 17/00 622 E ,  H01L 27/10 434 ,  H01L 29/78 371
Fターム (35件)：
5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD03 ,  5B025AD04 ,  5B025AD05 ,  5B025AD08 ,  5B025AD09 ,  5B025AD10 ,  5B025AD12 ,  5B025AE08 ,  5F001AA25 ,  5F001AB08 ,  5F001AC02 ,  5F001AD12 ,  5F001AD41 ,  5F001AD51 ,  5F001AD53 ,  5F001AE02 ,  5F001AE08 ,  5F001AF20 ,  5F083EP02 ,  5F083EP23 ,  5F083EP76 ,  5F083ER03 ,  5F083ER09 ,  5F083ER22 ,  5F083GA30 ,  5F083KA05 ,  5F083LA10 ,  5F083LA12 ,  5F083LA16 ,  5F083MA01 ,  5F083MA20 ,  5F083ZA21
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM