特許
J-GLOBAL ID：200903096590768262
フラッシュメモリ素子の製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
中川 周吉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-360691
公開番号（公開出願番号）：特開2001-196481
出願日： 2000年11月28日
公開日（公表日）： 2001年07月19日
要約：
【要約】 (修正有)【課題】ウェル領域の抵抗を低減する事により電気的特性を向上させることができるフラッシュメモリ素子の製造方法を提供する。【解決手段】基板11上に酸化膜12、パッドポリシリコン層13、金属シリサイド層14、第1アンドープトポリシリコン層15及びバッファ酸化膜16を順次形成する段階と、第1トレンチ17を形成し、その内部に中間熱酸化膜18を形成する段階と、金属シリサイド層14の表面が露出されるように第2トレンチ19を形成し、その内部に第2アンドープトポリシリコン20を形成しアニーリングを行って結晶化する段階と、前記結晶化された第2アンドープトポリシリコン層を含む全体構造にしきい値電圧イオン注入工程及びウェルイオン注入を行った後熱処理し、これによりウェル領域が形成される段階とを含んでなることを特徴とする。
請求項（抜粋）：
基板上に酸化膜、パッドポリシリコン層、金属シリサイド層、第1アンドープトポリシリコン層及びバッファ酸化膜を順次形成する段階と、前記バッファ酸化膜、第1アンドープトポリシリコン層、金属シリサイド層、パッドポリシリコン層及び酸化膜上部の選択された領域を第1ISOマスクを用いてエッチングすることにより第1トレンチを形成し、これにより単位セクタが区分される段階と、前記第1トレンチの設けられた全体構造上に中間熱酸化膜を形成した後、前記バッファ酸化膜の表面が露出されるまで平坦化して、前記第1トレンチの内部にのみ中間熱酸化膜が埋め込まれるようにする段階と、前記タングステンシリサイド層の表面が露出されるように前記バッファ酸化膜16及び第1アンドープトポリシリコン層15の選択された領域を第2ISOマスクを用いてエッチングすることにより第2トレンチを形成し、これにより単位セルが区分される段階と、前記第2トレンチの設けられた全体構造上に第2アンドープトポリシリコン層を形成し平坦化した後、アニーリング工程を行って前記第2アンドープトポリシリコン層を結晶化する段階と、前記結晶化された第2アンドープトポリシリコン層を含む全体構造にしきい値電圧イオン注入工程及びウェルイオン注入工程を行った後熱処理し、これによりウェル領域が形成される段階とを含んでなることを特徴とするフラッシュメモリ素子の製造方法。
IPC (4件)：
H01L 21/8247
, H01L 27/115
, H01L 29/788
, H01L 29/792
H01L 27/10 434
, H01L 29/78 371
