特許
J-GLOBAL ID：200903096619233720

半導体装置及びその製造方法

発明者：
大沼 卓司

大沼 卓司 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-096850
公開番号（公開出願番号）：特開平9-283554
出願日： 1996年04月18日
公開日（公表日）： 1997年10月31日
要約：
【要約】【課題】 本発明の目的はボンディングの際に必要なパッド開口部のマージンを減らすことによってLSIの高集積化を可能にすると共に制御性の良いボンディングを可能にする半導体装置及びその製造方法を提供する事である。【解決手段】 パッド部103aになる領域に段差を形成し、次にパッド部103aを含む最上層アルミ配線103を形成する。そして最上層アルミ配線103の側壁を含む表面にパッシベーション膜104を形成して、そのパッシベーション膜104を研磨してパッド電極部103aを露出させる。
請求項（抜粋）：
半導体基板上に設けたパッド電極部が他の最上層配線より高く形成され、前記パッド電極部を含む最上層配線の側壁を含む表面を被覆し、且つ上面を前記パッド電極部の上面と同一平面として前記パッド電極を露出させたパッシベーション膜を有する事を特徴とする半導体装置。
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM