特許
J-GLOBAL ID:200903096688735150
半導体集積回路装置
発明者:
出願人/特許権者:
代理人 (1件):
鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-149159
公開番号(公開出願番号):特開平10-340581
出願日: 1997年06月06日
公開日(公表日): 1998年12月22日
要約:
【要約】【課題】 超低圧動作が可能で、しかも動作マージンを充分に得ることができるセンスアンプを備えた半導体集積回路装置を提供すること。【解決手段】 ビット線BLにソースを接続し、ビット線に /BLにゲートを接続したNMOS N1と、ビット線 /BLにソースを接続し、ビット線にBLにゲートを接続したNMOS N2とを含むN型センスアンプ11を有し、このN型センスアンプを活性にする時、制御信号線SANの電位を、接地電位Vssよりも低い電位Vss2とし、メモリセルMCのキャパシタC1にデータを再書き込みする時、制御信号線SANの電位を接地電位Vssとする。
請求項(抜粋):
複数のワード線と、複数のビット線と、少なくとも2レベルの情報電位を蓄えることができる容量素子、および前記ワード線の電位レベルにより、前記容量素子と前記ビット線との電気的な接続を制御するトランスファトランジスタとを含む、複数のメモリセルと、前記複数のビット線のうち、第1のビット線にドレイン端子を接続し、第2のビット線にゲート端子を接続した第1のNチャネル型絶縁ゲートFET、および前記第2のビット線にドレイン端子を接続し、前記第1のビット線にゲート端子を接続した第2のNチャネル型絶縁ゲートFETを含むN型センスアンプと、前記N型センスアンプに含まれる第1、第2のNチャネル型絶縁ゲートFETのソース端子に、N型センスアンプ駆動電位を供給するN型センスアンプドライバと、前記N型センスアンプを活性にする時、前記N型センスアンプドライバが供給するN型センスアンプ駆動電位を、前記メモリセルに蓄えられる情報電位のうち、最低の電位よりも低い第1の電位とし、前記メモリセルの容量素子に情報電位を再書き込みする時、前記N型センスアンプドライバが供給するN型センスアンプ駆動電位を、前記メモリセルに蓄えられる情報電位のうち、前記最低の電位とほぼ等しい第2の電位とする、センスアンプ制御回路とを具備することを特徴とする半導体集積回路装置。
引用特許:
審査官引用 (6件)
-
特開平2-246089
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平6-148007
出願人:三菱電機株式会社
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平6-025576
出願人:三菱電機株式会社
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平6-097511
出願人:三菱電機株式会社
-
ダイナミック形半導体記憶装置
公報種別:公開公報
出願番号:特願平7-101818
出願人:富士通株式会社
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平5-118666
出願人:富士通株式会社
全件表示
前のページに戻る