特許
J-GLOBAL ID：200903097434916819
半導体装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
堀口 浩
公報種別：公開公報
出願番号（国際出願番号）：特願2004-138689
公開番号（公開出願番号）：特開2005-322738
出願日： 2004年05月07日
公開日（公表日）： 2005年11月17日
要約：
【課題】 薄く加工された半導体ウエーハの局所クラックや割れの発生を大幅に低減し、ダイシングされた半導体チップの切断面のチッピングや欠けを大幅に低減した半導体装置の製造方法を実現する。【解決手段】 本発明では、半導体素子形成面2に設けられた種々の半導体素子を保護する第1の保護テープ3aを半導体素子形成面2に貼り付け、半導体ウエーハ1の裏面4の研磨を行う。転写後、半導体ウエーハ1の裏面4の第2の保護テープ3bの一部までカットしたフルカットダイシングを行い、薄く加工された半導体ウエーハ1を複数の半導体チップ30に分離する。転写後、ケミカルドライエッチング(CDE)を行い、半導体チップ30の裏面4の面粗さ(Ra)を、例えば、0.05μm以上にして半導体チップ30の切断面の微少なチッピング、微少なカケ、破砕層等を除去する。【選択図】 図4
請求項（抜粋）：
半導体ウエーハの第1主面に第1の保護テープを貼り付ける工程と、
前記第1の保護テープを貼り付けた状態で、前記半導体ウエーハの第1主面と相対向する第2主面を研磨して、前記半導体ウエーハの厚さを薄くする工程と、
前記半導体ウエーハの第2主面に第2の保護テープを貼り付け、前記第1の保護テープを剥離する工程と、
前記第2の保護テープを貼り付けた状態で、前記半導体ウエーハの第1主面からダイシングを行い、前記半導体ウエーハを複数の半導体チップに分離する工程と、
前記半導体チップの第1主面に第3の保護テープを貼り付け、前記第2の保護テープを剥離する工程と、
前記第3の保護テープを貼り付けた状態で、前記半導体チップの第1主面と相対向する第2主面及び前記ダイシングによる切断面をプラズマエッチングする工程と、
を具備することを特徴とする半導体装置の製造方法。
IPC (2件)：
FI (4件)：
H01L21/78 P
, H01L21/02 C
, H01L21/78 Q
, H01L21/78 M
