特許
J-GLOBAL ID：200903097665118656

差動出力バッファ、差動入力バッファ、半導体集積回路、トランシーバ回路、バス、情報処理装置

発明者：
泊 史朗

泊 史朗 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-361085
公開番号（公開出願番号）：特開2001-177391
出願日： 1999年12月20日
公開日（公表日）： 2001年06月29日
要約：
【要約】【課題】 出力回路のトランジスタの特性や電源ノイズなどによって、交差する点がずれて、回路の誤動作を引き起こす問題があった。【解決手段】 本発明のトランシーバは、差動出力バッファ1と差動入力バッファ2、位相比較器21の出力信号を入力とし差動出力バッファ1のスルーレートを制御するスルーレート制御回路13から構成される。差動出力バッファ1は、立ち上がり側のスルーレートを可変できる機能を持つ出力バッファポジティブ11と出力バッファネガティブ12とから構成される。差動入力バッファ2は、差動信号(ストローブP信号26、ストローブN信号27)を入力とした内部差動入力バッファ122と、ストローブP信号26と外部参照電圧用電源23を入力とした内部差動入力バッファ224と、内部差動入力バッファ122と内部差動入力バッファ224の出力信号を入力とした、位相比較器21から構成される。
請求項（抜粋）：
容量と外部から可変することが出来るオン抵抗を有するスルーレートを変更可能なポジティブ側の出力バッファと、容量と外部から抵抗値を可変することが出来るオン抵抗を有するスルーレートを変更可能なネガティブ側の出力バッファと、前記オン抵抗の値を制御するスルーレート制御回路を有することを特徴とする差動出力バッファ。
IPC (2件)：
H03K 19/0175 ,  H03K 17/00
FI (3件)：
H03K 17/00 H ,  H03K 19/00 101 F ,  H03K 19/00 101 K
Fターム (28件)：
5J055AX10 ,  5J055AX22 ,  5J055AX47 ,  5J055AX48 ,  5J055AX55 ,  5J055AX56 ,  5J055AX64 ,  5J055AX66 ,  5J055BX05 ,  5J055CX27 ,  5J055DX01 ,  5J055EZ08 ,  5J055EZ10 ,  5J055EZ39 ,  5J055FX17 ,  5J055FX38 ,  5J055GX02 ,  5J055GX04 ,  5J056AA01 ,  5J056AA04 ,  5J056BB35 ,  5J056BB38 ,  5J056BB39 ,  5J056CC09 ,  5J056DD52 ,  5J056FF01 ,  5J056GG09 ,  5J056KK01
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM