特許
J-GLOBAL ID:200903097749996659

封止されたプラズマ敏感性デバイスの作製方法

発明者:
出願人/特許権者:
代理人 (6件): 小野 新次郎 ,  社本 一夫 ,  小林 泰 ,  千葉 昭男 ,  富田 博行 ,  串田 幸一
公報種別:公表公報
出願番号(国際出願番号):特願2009-512014
公開番号(公開出願番号):特表2009-538504
出願日: 2007年04月24日
公開日(公表日): 2009年11月05日
要約:
封止されたプラズマ敏感性デバイスの作製方法。この方法は、基板に隣接してプラズマ敏感性デバイスを設けるステップと、非プラズマベースのプロセス、または修正型スパッタリングプロセスから選択されたプロセスを使用して、プラズマ保護層をプラズマ敏感性デバイス上に堆積するステップと、少なくとも1つのバリアスタックをプラズマ保護層に隣接して堆積するステップであって、その少なくとも1つのバリアスタックが、少なくとも1つのデカップリング層と、少なくとも1つのバリア層とを備え、プラズマ敏感性デバイスが基板と少なくとも1つのバリアスタックとの間で封止され、デカップリング層、バリア層、または両方がプラズマプロセスを使用して堆積され、封止されたプラズマ敏感性デバイスが、プラズマ保護層なしで作製された、封止されたプラズマ敏感性デバイスに比べて、プラズマによって引き起こされる損傷の量が低減されている、ステップとを含む。封止されたプラズマ敏感性デバイスもまた述べられている。
請求項(抜粋):
封止されたプラズマ敏感性デバイスの作製方法において、 基板に隣接してプラズマ敏感性デバイスを設けるステップと、 非プラズマベースのプロセス、または修正型スパッタリングプロセスから選択されたプロセスを使用して、プラズマ保護層を前記プラズマ敏感性デバイス上に堆積するステップと、 少なくとも1つのバリアスタックを前記プラズマ保護層に隣接して堆積するステップであって、前記少なくとも1つのバリアスタックが、少なくとも1つのデカップリング層と、少なくとも1つのバリア層とを備え、前記プラズマ敏感性デバイスが前記基板と前記少なくとも1つのバリアスタックとの間で封止され、前記デカップリング層、前記バリア層、または両方がプラズマプロセスを使用して堆積され、前記封止されたプラズマ敏感性デバイスが、前記プラズマ保護層なしで作製された、封止されたプラズマ敏感性デバイスに比べて、プラズマによって引き起こされる損傷の量が低減されている、ステップとを含む方法。
IPC (3件):
H05B 33/10 ,  H05B 33/04 ,  H01L 51/50
FI (3件):
H05B33/10 ,  H05B33/04 ,  H05B33/14 A
Fターム (15件):
3K107AA01 ,  3K107BB01 ,  3K107CC45 ,  3K107EE46 ,  3K107EE48 ,  3K107EE49 ,  3K107EE50 ,  3K107GG02 ,  3K107GG03 ,  3K107GG04 ,  3K107GG05 ,  3K107GG06 ,  3K107GG07 ,  3K107GG08 ,  3K107GG09
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る