特許
J-GLOBAL ID:200903098217209051
半導体装置及びその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
大西 健治
公報種別:公開公報
出願番号(国際出願番号):特願2001-026879
公開番号(公開出願番号):特開2002-231808
出願日: 2001年02月02日
公開日(公表日): 2002年08月16日
要約:
【要約】【目的】 低誘電率絶縁材料からなる層間絶縁膜を用いた半導体装置において、十分な機械的強度と熱伝導性を有する層間絶縁膜を提供し、更なる高集積化および高速化を実現する半導体装置およびその半導体装置の製造方法を提供することを目的とする。【構成】 半導体装置は、例えばロジック系デバイスを構成する、複数の素子が設けられた半導体基板10と、半導体基板10上に形成された第1絶縁膜の第1層間絶縁膜21と、その第1層間絶縁膜21に設けられた複数の溝パターン70と、例えば、銅(Cu)等を含む導電材料よりなる導電膜が溝パターン70内に埋め込まれた第1配線41と、第1配線41間の第1層間絶縁膜21のうち、第1配線41に接する部分に選択的に設けられた第1多孔質体51とから構成されている。
請求項(抜粋):
基板上の第1絶縁膜に形成された複数の溝と、前記溝内に埋め込まれる複数の第1配線とを有する半導体装置において、前記複数の第1配線間の前記第1絶縁膜のうち、前記複数の第1配線に接して設けられる第1多孔質体と、前記第1多孔質体間に設けられる第1非多孔質体とを有することを特徴とする半導体装置。
IPC (4件):
H01L 21/768
, H01L 21/3065
, H01L 21/312
, H01L 21/316
FI (6件):
H01L 21/312 M
, H01L 21/316 G
, H01L 21/316 M
, H01L 21/90 N
, H01L 21/302 J
, H01L 21/90 V
Fターム (55件):
5F004AA16
, 5F004DA00
, 5F004DA23
, 5F004DA25
, 5F004DA26
, 5F004DB26
, 5F004EB03
, 5F033HH11
, 5F033JJ01
, 5F033JJ11
, 5F033KK11
, 5F033MM01
, 5F033MM02
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033QQ09
, 5F033QQ15
, 5F033QQ18
, 5F033QQ37
, 5F033QQ48
, 5F033QQ89
, 5F033QQ92
, 5F033QQ94
, 5F033RR02
, 5F033RR04
, 5F033RR06
, 5F033RR11
, 5F033RR21
, 5F033RR29
, 5F033SS15
, 5F033SS22
, 5F033TT07
, 5F033WW00
, 5F033WW01
, 5F033WW05
, 5F033XX01
, 5F033XX12
, 5F033XX20
, 5F033XX22
, 5F033XX25
, 5F033XX27
, 5F033XX28
, 5F058AA10
, 5F058AD02
, 5F058AD11
, 5F058AF01
, 5F058AF04
, 5F058AG01
, 5F058AG04
, 5F058AG06
, 5F058AH02
, 5F058BD09
, 5F058BF25
引用特許: