特許
J-GLOBAL ID:200903098287236226
半導体装置及びその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
吉田 茂明 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-084350
公開番号(公開出願番号):特開2001-274264
出願日: 2000年03月24日
公開日(公表日): 2001年10月05日
要約:
【要約】【課題】 SOI基板を用いた半導体装置に関して、チャネル形成領域の電位を固定しつつ、リーク電流の抑制等を実現し得る半導体装置を得る。【解決手段】 SOI基板14は、FTI26によって、PMOS形成領域及びNMOS形成領域に分離されている。FTI26は、シリコン層17の上面からBOX層16の上面に達して形成されている。シリコン基板14の上面内には、ボディコンタクト領域9が選択的に形成されている。ボディコンタクト領域9とチャネル形成領域4pとは、PTI31によって互いに分離されている。PTI31の底面とBOX層16の上面との間におけるシリコン層14内には、N+型のチャネルストッパ層30が形成されている。これにより、ボディコンタクト領域9とチャネル形成領域4pとは、チャネルストッパ層30を介して互いに電気的に接続されている。
請求項(抜粋):
半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するSOI基板と、前記半導体層の主面内に選択的に形成された第1導電型の第1のチャネル形成領域を有する、第1のMOSトランジスタと、前記半導体層の前記主面内に選択的に形成された、前記第1導電型とは異なる第2導電型の第2のチャネル形成領域を有する、前記第1のMOSトランジスタに隣接する第2のMOSトランジスタと、前記半導体層の前記主面内にそれぞれ選択的に形成された第1及び第2のボディコンタクト領域と、前記第1のボディコンタクト領域と前記第1のチャネル形成領域との間において、前記半導体層の前記主面から前記絶縁層の上面に達しない深さに形成された第1の部分分離型素子分離絶縁膜と、前記第2のボディコンタクト領域と前記第2のチャネル形成領域との間において、前記半導体層の前記主面から前記絶縁層の前記上面に達しない深さに形成された第2の部分分離型素子分離絶縁膜と、少なくとも前記第1のMOSトランジスタと前記第2のMOSトランジスタとの間を含む領域内において、前記半導体層の前記主面から前記絶縁層の前記上面に達して形成された完全分離型素子分離絶縁膜とを備える半導体装置。
IPC (7件):
H01L 21/8238
, H01L 27/092
, H01L 21/76
, H01L 21/762
, H01L 27/108
, H01L 21/8242
, H01L 29/786
FI (7件):
H01L 27/08 321 B
, H01L 21/76 L
, H01L 21/76 D
, H01L 27/10 671 C
, H01L 27/10 681 F
, H01L 29/78 621
, H01L 29/78 626 B
Fターム (48件):
5F032AA09
, 5F032AA35
, 5F032AA44
, 5F032AA46
, 5F032AA54
, 5F032AA64
, 5F032AA77
, 5F032BA02
, 5F032BA03
, 5F032BB06
, 5F032CA17
, 5F032DA22
, 5F032DA33
, 5F032DA78
, 5F048AA01
, 5F048AA07
, 5F048AB01
, 5F048AC03
, 5F048BA09
, 5F048BA16
, 5F048BB05
, 5F048BB12
, 5F048BC07
, 5F048BE03
, 5F048BE09
, 5F048BF11
, 5F048BF17
, 5F048BG07
, 5F048BG12
, 5F048BG14
, 5F048BH07
, 5F048DA25
, 5F048DA30
, 5F083AD02
, 5F083GA06
, 5F083HA02
, 5F083NA01
, 5F083NA10
, 5F110AA06
, 5F110AA15
, 5F110BB02
, 5F110BB04
, 5F110CC02
, 5F110DD05
, 5F110EE09
, 5F110EE14
, 5F110GG02
, 5F110NN62
引用特許:
前のページに戻る