特許
J-GLOBAL ID:200903098293795016
半導体記憶装置及びその内部回路を活性化する信号のタイミング発生方法
発明者:
出願人/特許権者:
代理人 (1件):
金田 暢之 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-083861
公開番号(公開出願番号):特開2000-285687
出願日: 1999年03月26日
公開日(公表日): 2000年10月13日
要約:
【要約】【課題】 電源、温度依存や、トランジスタのしきい値電圧依存に関係なくタイミングを適正化できる半導体記憶装置及びその内部回路を活性化する信号のタイミング発生方法を提供する。【解決手段】 レイテンシ計算回路1とタイミング発生回路2、セルA31〜D34、センスアンプA41〜D44、ラッチA51〜D54、出力バッファ3からなり、レイテンシ計算回路1にはレイテンシを決定する信号CL3とCL4、外部クロックから生成される内部クロック信号ICLK、READコマンド入力時に発生する信号RECMDBが入力されており、タイミング発生回路2に信号LATE0、LATE1が出力される。タイミング発生回路2にはREADコマンド入力時に発生するパルス信号READとリセット信号RESETが入力されて、センスアンプ活性化信号SAEB、ラッチ取込信号SALTが出力される。
請求項(抜粋):
同期式マスクROMのセンスアンプ活性化信号やラッチ取込信号を、コマンド入力信号を起点として、設定されたレイテンシのクロック数に応じたサイクル後のクロック信号の立ち上がり、または立ち下がりに同期させてパルス幅を決定し、タイミングを発生させる手段を有する半導体記憶装置。
IPC (3件):
G11C 16/02
, G11C 11/407
, G11C 16/06
FI (5件):
G11C 17/00 601 D
, G11C 11/34 354 C
, G11C 11/34 362 S
, G11C 17/00 634 G
, G11C 17/00 634 C
Fターム (10件):
5B024AA04
, 5B024BA09
, 5B024BA21
, 5B024BA29
, 5B024CA15
, 5B024CA27
, 5B025AD00
, 5B025AD06
, 5B025AD15
, 5B025AE08
引用特許: