特許
J-GLOBAL ID：200903098363143674

レベルシフト回路、これを用いたシフトレジスタおよびこれを搭載した液晶表示装置

発明者：
仲島 義晴

仲島 義晴 について

, 
前川 敏一

前川 敏一 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平11-023382
公開番号（公開出願番号）：特開2000-224024
出願日： 1999年02月01日
公開日（公表日）： 2000年08月11日
要約：
【要約】【課題】 CMOSラッチセルを基本構成とするレベルシフト回路において、閾値Vthが大きいデバイスを用いた場合、CMOSラッチセルを構成する各トランジスタをオンさせるために十分な振幅の信号を入力する必要がある。【解決手段】 CMOSラッチセル10の2つの入力部(CMOSインバータ11,12の各入力端)と2つの入力信号源(入力信号in1,in2が入力される2つの回路入力端子13,14)との間に抵抗素子R11,R12を接続し、入力信号in1,in2をDCシフトしてCMOSラッチセル10の2つの入力部に与えるとともに、CMOSインバータ11,12の各入力端と電源VDDとの間に抵抗素子R13,R14を接続し、ノード?@,?Aをバイアスすることにより、CMOSインバータ11,12の動作点をより明確にする。
請求項（抜粋）：
CMOSラッチセルを基本構成とし、低電圧振幅の信号を高電圧振幅の信号に変換するレベルシフト回路であって、前記CMOSラッチセルの2つの入力部と2つの入力信号源との間にそれぞれ第1の抵抗素子を挿入してなることを特徴とするレベルシフト回路。
IPC (5件)：
H03K 19/0185 ,  G09G 3/20 621 ,  G09G 3/36 ,  G11C 19/00 ,  H03K 5/02
FI (5件)：
H03K 19/00 101 E ,  G09G 3/20 621 L ,  G09G 3/36 ,  G11C 19/00 J ,  H03K 5/02 L
Fターム (50件)：
5C006AA16 ,  5C006AF83 ,  5C006BB11 ,  5C006BC03 ,  5C006BF03 ,  5C006BF04 ,  5C006BF06 ,  5C006BF11 ,  5C006BF26 ,  5C006BF34 ,  5C006BF46 ,  5C006FA14 ,  5C006FA41 ,  5C006FA47 ,  5C080AA10 ,  5C080BB05 ,  5C080DD08 ,  5C080DD22 ,  5C080DD26 ,  5C080EE29 ,  5C080FF03 ,  5C080FF09 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5J039CC04 ,  5J039CC06 ,  5J039KK09 ,  5J039KK10 ,  5J039KK14 ,  5J039KK17 ,  5J039KK34 ,  5J039MM03 ,  5J039MM04 ,  5J039NN02 ,  5J056AA00 ,  5J056AA32 ,  5J056BB07 ,  5J056BB17 ,  5J056BB57 ,  5J056CC02 ,  5J056CC14 ,  5J056CC18 ,  5J056CC21 ,  5J056DD13 ,  5J056DD29 ,  5J056EE03 ,  5J056FF07 ,  5J056FF09 ,  5J056KK00
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM