特許
J-GLOBAL ID：200903098630047493

基体載置ステージ及びその製造方法、並びに、基体処理方法

発明者：
門村 新吾

門村 新吾 について

, 
高津 恵

高津 恵 について

, 
平野 信介

平野 信介 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 山本 孝久
公報種別：公開公報
出願番号（国際出願番号）：特願平10-230752
公開番号（公開出願番号）：特開2000-058520
出願日： 1998年08月17日
公開日（公表日）： 2000年02月25日
要約：
【要約】【課題】材料間の熱膨張の相違に起因した損傷発生を回避でき、高温での使用に十分耐えることができ、容易に製造し得る基体載置ステージを提供する。【解決手段】基体載置ステージは、複合部材から構成され、静電チャック機能を有し、温度制御手段を備えており、該複合部材11は、セラミックス部材の組織中にアルミニウム系材料が充填された母材12と、該母材12の表面に溶射法にて形成されたセラミックス層13とから成り、該セラミックス層13は、第1のセラミックス層130Aと第2のセラミックス層130Bとが積層された構造を有し、第1のセラミックス層130Aと第2のセラミックス層130Bとの間には、セラミックス層13に静電チャック機能を発揮させるための電極14が形成されている。
請求項（抜粋）：
複合部材から構成され、静電チャック機能を有し、温度制御手段を備えた基体載置ステージであって、該複合部材は、セラミックス部材の組織中にアルミニウム系材料が充填された母材と、該母材の表面に溶射法にて形成されたセラミックス層とから成り、該セラミックス層は、第1のセラミックス層と第2のセラミックス層とが積層された構造を有し、第1のセラミックス層と第2のセラミックス層との間には、セラミックス層に静電チャック機能を発揮させるための電極が形成されていることを特徴とする基体載置ステージ。
IPC (2件)：
H01L 21/3065 ,  H01L 21/205
FI (2件)：
H01L 21/302 B ,  H01L 21/205
Fターム (40件)：
5F004AA01 ,  5F004BA20 ,  5F004BB14 ,  5F004BB22 ,  5F004BB25 ,  5F004BB26 ,  5F004BB29 ,  5F004BD04 ,  5F004BD05 ,  5F004CA02 ,  5F004CA03 ,  5F004CA04 ,  5F004CA06 ,  5F004DA00 ,  5F004DA04 ,  5F004DB08 ,  5F004DB12 ,  5F004EA06 ,  5F004EB02 ,  5F045AA10 ,  5F045AB32 ,  5F045AC01 ,  5F045AD07 ,  5F045AE15 ,  5F045AF08 ,  5F045AF10 ,  5F045CA05 ,  5F045CB05 ,  5F045DP02 ,  5F045DQ10 ,  5F045EB03 ,  5F045EC05 ,  5F045EH17 ,  5F045EH20 ,  5F045EJ03 ,  5F045EJ10 ,  5F045EK05 ,  5F045EM05 ,  5F045EM09 ,  5F045GH10
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM