半導体メモリ装置及びそのテスト方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：大塚康徳 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-303082
公開番号（公開出願番号）：特開2003-208800
出願日： 2002年10月17日
公開日（公表日）： 2003年07月25日
要約：

【要約】【課題】半導体メモリ装置及びそのテスト方法を提供する。【解決手段】本発明による半導体メモリ装置は、セル領域に供給される電源電圧と周辺回路領域に供給される電源電圧とが分離される電源システムを採用している。特に、ウェハバーンインテスト動作モードの間、セル領域に印加される電源電圧は周辺回路領域に印加される電源電圧より高い。このような電源システムの下で、ウェハバーンインテスト動作が実行される場合に、メモリセルのラッチアップ現象により生じるDC電流経路を確実に遮断することができる。

請求項（抜粋）：

情報を貯蔵するための貯蔵領域と、前記貯蔵領域に情報を書き込み、前記貯蔵領域から情報を読み出すための周辺回路領域とを含み、ウェハバーンインテスト動作モードの間、前記貯蔵領域には第1動作電圧が供給され、前記周辺回路領域には第2動作電圧が供給されることを特徴とする半導体メモリ装置。

IPC (7件)：

G11C 29/00 671 , G01R 31/28 , G01R 31/30 , G11C 11/413 , H01L 21/8244 , H01L 27/10 481 , H01L 27/11

FI (7件)：

G11C 29/00 671 F , G01R 31/30 , H01L 27/10 481 , H01L 27/10 381 , G11C 11/34 341 D , G01R 31/28 B , G01R 31/28 U

Fターム (30件)：

2G132AA08 , 2G132AB03 , 2G132AD01 , 2G132AG09 , 2G132AK07 , 2G132AL00 , 2G132AL12 , 5B015JJ17 , 5B015KB33 , 5B015KB47 , 5B015KB91 , 5B015MM07 , 5B015RR07 , 5F083BS01 , 5F083BS13 , 5F083BS27 , 5F083GA23 , 5F083LA04 , 5F083LA05 , 5F083LA07 , 5F083LA10 , 5F083LA17 , 5F083LA18 , 5F083ZA20 , 5F083ZA29 , 5L106AA02 , 5L106DD36 , 5L106EE02 , 5L106EE03 , 5L106GG07

引用特許：

審査官引用 (4件)

スタティック・ランダム・アクセス・メモリ
公報種別：公開公報出願番号：特願平6-228995 出願人：モトローラ・インコーポレイテッド
半導体記憶装置
公報種別：公開公報出願番号：特願平8-008406 出願人：三菱電機株式会社
半導体集積回路装置
公報種別：公開公報出願番号：特願平10-076853 出願人：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ

全件表示

前のページに戻る