特許
J-GLOBAL ID：200903098924073760

エピタキシャル基板、エピタキシャル基板の製造方法および転位低減方法

発明者：
柴田 智彦

柴田 智彦 について

, 
田中 光浩

田中 光浩 について

, 
倉岡 義孝

倉岡 義孝 について


出願人/特許権者：
日本碍子株式会社

日本碍子株式会社 について


代理人 (3件)： 吉田 茂明 ,  吉竹 英俊 ,  有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2003-419465
公開番号（公開出願番号）：特開2005-183524
出願日： 2003年12月17日
公開日（公表日）： 2005年07月07日
要約：
【課題】低転位密度のIII族窒化物のエピタキシャル基板を提供する。【解決手段】エピタキシャル基板1は、下地層12、バッファ層13および目的とするIII族窒化物層14を基材11上にMOCVD法を用いて順次にエピタキシャル成長させることにより得られる。エピタキシャル基板1では、III族窒化物層14のエピタキシャル成長に先立ってアニール処理を行うことにより、III族窒化物層14の転位密度をアニール処理を行わなかった場合の半分以下に低下させている。【選択図】図1
請求項（抜粋）：
エピタキシャル基板の製造方法であって、 a) 転位密度が1×1011/cm2以下かつ表面粗さが3Å以下の、含有する全III族元素に対するAlのモル分率が50%以上の第1のIII族窒化物層を基材上にエピタキシャル形成する第1形成工程と、 b) 前記第1のIII族窒化物層よりも面内格子定数が大きい、層厚が100nm以下の第2のIII族窒化物層を前記第1のIII族窒化物層上にエピタキシャル形成する第2形成工程と、 c) 前記第2形成工程の後にアニール処理を行うアニール工程と、 d) 前記アニール工程の後に、前記第2のIII族窒化物層よりも面内格子定数が大きい第3のIII族窒化物層を前記第2のIII族窒化物層上にエピタキシャル形成する第3形成工程と、 を備えることを特徴とするエピタキシャル基板の製造方法。
IPC (2件)：
H01L21/205 ,  H01L21/20
FI (2件)：
H01L21/205 ,  H01L21/20
Fターム (20件)：
5F045AA04 ,  5F045AA15 ,  5F045AB09 ,  5F045AB14 ,  5F045AB39 ,  5F045AC12 ,  5F045AD14 ,  5F045AD16 ,  5F045AF02 ,  5F045AF04 ,  5F045AF09 ,  5F045BB12 ,  5F045DA53 ,  5F045EE14 ,  5F045HA06 ,  5F045HA16 ,  5F052DA04 ,  5F052GC06 ,  5F052KA01 ,  5F052KA05
引用特許：
出願人引用 (1件)
  • 半導体素子
    公報種別：公開公報   出願番号：特願2001-266928   出願人：日本碍子株式会社
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM