ゲルマニウム含有ポリシリコンゲートを有するCMOS型半導体装置及びその形成方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：志賀正武 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-033137
公開番号（公開出願番号）：特開2002-305256
出願日： 2002年02月08日
公開日（公表日）： 2002年10月18日
要約：

【要約】【課題】ゲルマニウム含有ゲートを有するCMOS型半導体装置及びその形成方法を提供する。【解決手段】本発明よる装置は、PMOSトランジスタのポリシリコンゲートとNMOSトランジスタのポリシリコンゲートで、単位面積当たり含有されたゲルマニウム総量は同一であり、ゲート絶縁膜から離間するに従ってポリシリコンゲート内のゲルマニウム濃度分布が異なり、ゲート絶縁膜に隣接した部分でPMOSトランジスタのポリシリコンゲート内のゲルマニウム含量がNMOSトランジスタのポリシリコンゲート内のゲルマニウム含量より高い。ゲート絶縁膜に隣接した部分のPMOSトランジスタのポリシリコンゲート内のゲルマニウム含量は、NMOSトランジスタのポリシリコンゲート内のゲルマニウム含量に比べて2倍以上の差を有することが望ましい。

請求項（抜粋）：

PMOSトランジスタのポリシリコンゲートとNMOSトランジスタのポリシリコンゲートで単位面積当たり含有されたゲルマニウムの総量が同一であり、ゲート絶縁膜から離間するに従ってポリシリコンゲート内のゲルマニウム濃度の分布が異なり、ゲート絶縁膜に隣接した部分でPMOSトランジスタのポリシリコンゲート内のゲルマニウム含量がNMOSトランジスタのポリシリコンゲート内のゲルマニウム含量より高いことを特徴とするデュアルゲートCMOS型半導体装置。

IPC (4件)：

H01L 21/8238 , H01L 27/092 , H01L 29/43 , H01L 29/78

FI (3件)：

H01L 27/08 321 D , H01L 29/62 G , H01L 29/78 301 G

Fターム (71件)：

4M104BB20 , 4M104BB25 , 4M104BB36 , 4M104BB38 , 4M104BB39 , 4M104CC05 , 4M104DD02 , 4M104DD43 , 4M104DD55 , 4M104DD78 , 4M104DD81 , 4M104DD83 , 4M104DD84 , 4M104GG10 , 5F048AA07 , 5F048AC03 , 5F048BA01 , 5F048BA14 , 5F048BB01 , 5F048BB04 , 5F048BB05 , 5F048BB06 , 5F048BB07 , 5F048BB08 , 5F048BB10 , 5F048BB13 , 5F048BB18 , 5F048BC06 , 5F048BD04 , 5F048BF06 , 5F048BF16 , 5F048BG14 , 5F048DA25 , 5F048DA27 , 5F140AA00 , 5F140AA28 , 5F140AB03 , 5F140AC01 , 5F140BE07 , 5F140BF04 , 5F140BF11 , 5F140BF14 , 5F140BF18 , 5F140BF21 , 5F140BF28 , 5F140BF32 , 5F140BF37 , 5F140BF38 , 5F140BG12 , 5F140BG14 , 5F140BG28 , 5F140BG30 , 5F140BG32 , 5F140BG33 , 5F140BG34 , 5F140BG37 , 5F140BG44 , 5F140BG45 , 5F140BG52 , 5F140BG53 , 5F140BH15 , 5F140BJ01 , 5F140BJ08 , 5F140BK02 , 5F140BK13 , 5F140BK15 , 5F140BK21 , 5F140BK29 , 5F140BK39 , 5F140CB04 , 5F140CB08

引用特許：

審査官引用 (4件)

下地との間の仕事関数が制御された複合膜及びその形成方法、並びにかかる複合膜を用いたMOS型トランジスタ及び配線構造
公報種別：公開公報出願番号：特願平6-018990 出願人：ソニー株式会社
半導体装置の製造方法
公報種別：公開公報出願番号：特願平11-163711 出願人：日本電気株式会社
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平11-047462 出願人：株式会社東芝

全件表示

前のページに戻る