特許
J-GLOBAL ID：200903098956872664
主記憶共有型マルチプロセッサ
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
笹岡 茂 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-059914
公開番号（公開出願番号）：特開平10-240707
出願日： 1997年02月27日
公開日（公表日）： 1998年09月11日
要約：
【要約】【課題】 自ノード内の主記憶のアクセス、パーティションの管理の効率化。【解決手段】 ノード内の主記憶の各ページに対応して、該ページが他のノードからアクセスされたかどかを記憶するためのビットを1ビット設ける。該ビットが0の場合は他のノードへのキャッシュコヒーレントコマンド送出を行わない。該ビットは、初期化、メモリ割り当て時にソフトウェアでリセットされ、主記憶のページが他のノードからアクセスされるとハードウェアでセットされる。また、SMP内をパーティションに分けた際に、各ノードの主記憶をローカル、共有領域に分け、各々別個のアドレスを指定できるようにする。各ノードでは、共有領域、ローカル領域の構成情報をレジスタで記憶する。共有領域のアクセスコマンドは全ノードにマルチキャストするのに対し、ローカル領域へのアクセスが行われた際は、パーティション内のノードにのみコマンドをマルチキャストする。
請求項（抜粋）：
1つ以上のCPU、キャッシュと、主記憶を備える複数のノードと、ノード間を結ぶネットワークとからなり、ネットワークを用いてノード間でキャッシュコヒーレント制御を行う主記憶共有型マルチプロセッサにおいて、前記各ノードは、自ノードの主記憶の各ページ対応に、該当するページが他のノードからアクセスされたかどうかを記憶する第1のビットが1ビット割り当てられ、該第1のビットはシステムの初期化時にリセットされ、主記憶の該当するページが他のノードからアクセスされた場合に、ハードウェアによりセットされるテーブルと、自ノードのCPUが自ノードの主記憶をアクセスする際に、アクセスするページに該当する前記テーブルの前記第1のビットを検査し、該第1のビットがセットされていた場合には他のノードへのキャッシュコヒーレント制御を行い、該第1のビットがセットされていなかった場合には他のノードへのキャッシュコヒーレント制御を行わない手段を備えることを特徴とする主記憶共有型マルチプロセッサ。
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
