特許
J-GLOBAL ID:200903099287539446
MRAMリファレンスセルサブアレイおよびその製造方法、MRAMアレイ、MRAMセルサブアレイおよびその製造方法、MRAMセルサブアレイ書込装置、MRAMセルサブアレイの書込方法
発明者:
,
,
出願人/特許権者:
,
代理人 (2件):
三反崎 泰司
, 藤島 洋一郎
公報種別:公開公報
出願番号(国際出願番号):特願2006-314868
公開番号(公開出願番号):特開2007-141440
出願日: 2006年11月21日
公開日(公表日): 2007年06月07日
要約:
【課題】より安定したデータの読出動作を行うことのできるMRAMアレイを提供する。【解決手段】行方向および列方向に並んだ複数のリファレンスセル205と、ビット線207,208からなるビット線対と、ビット線207,208同士を繋ぐ連結部270とを有するリファレンスセルサブアレイ200を備える。ビット線207に沿って並ぶ第1の列のリファレンスセル205は、ビット線208に沿って並ぶ第2のリファレンスセル205と並列接続されており、同一の行に位置する第1および第2の列のリファレンスセル205は、互いに異なる磁化状態を有している。これにより、複数のリファレンスセル205に基づいた安定したリファレンス電流を得ることができる。【選択図】図2
請求項(抜粋):
MRAMデータセルサブアレイおよびセンスアンプを複数備えたMRAMアレイに用いられ、前記センスアンプに対してリファレンス電流を供給するMRAMリファレンスセルサブアレイであって、
行方向および列方向に並んだ複数のMRAMリファレンスセルと、
前記列方向に延在し、かつ、前記列方向に並んだ前記複数のMRAMリファレンスセルに含まれるフリー層とそれぞれ接続されると共に隣り合うように配置された第1および第2のビット線からなるビット線対と、
前記ビット線対における第1および第2のビット線を相互に繋ぐ連結部と
を備え、
前記第1のビット線に沿って並ぶ第1の列のMRAMリファレンスセルは、前記第2のビット線に沿って並ぶ第2のMRAMリファレンスセルと並列接続されており、
同一の行に位置する前記第1および第2の列のMRAMリファレンスセルは、互いに異なる磁化状態を有している
ことを特徴とするMRAMリファレンスセルサブアレイ。
IPC (4件):
G11C 11/15
, H01L 43/08
, H01L 21/824
, H01L 27/105
FI (4件):
G11C11/15 150
, H01L43/08 Z
, H01L27/10 447
, G11C11/15 140
Fターム (18件):
4M119BB01
, 4M119CC02
, 4M119DD32
, 4M119DD45
, 4M119EE03
, 4M119EE22
, 4M119EE29
, 4M119GG02
, 4M119GG03
, 4M119GG05
, 4M119HH05
, 4M119HH13
, 5F092AA05
, 5F092AB08
, 5F092AC12
, 5F092AD03
, 5F092BB33
, 5F092BC04
引用特許:
出願人引用 (7件)
全件表示
審査官引用 (7件)
-
半導体装置
公報種別:公開公報
出願番号:特願2001-341365
出願人:株式会社日立製作所
-
薄膜磁性体記憶装置
公報種別:公開公報
出願番号:特願2001-085233
出願人:三菱電機株式会社
-
記憶回路ブロック及びデータの書込方法
公報種別:公開公報
出願番号:特願2001-194227
出願人:インターナショナル・ビジネス・マシーンズ・コーポレーション
全件表示
前のページに戻る