特許
J-GLOBAL ID：200903099403701442

半導体装置の製造方法および半導体装置

発明者：
原 明人

原 明人 について

, 
北原 邦紀

北原 邦紀 について

, 
村上 聡

村上 聡 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 高橋 敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願平10-329764
公開番号（公開出願番号）：特開2000-156346
出願日： 1998年11月19日
公開日（公表日）： 2000年06月06日
要約：
【要約】【課題】 多結晶半導体層を有する半導体装置の製造方法および半導体装置に関し、高品質多結晶半導体層が得られる半導体装置の製造方法を提供する。【解決手段】 下地基板を準備する工程と、前記下地基板の表面上に第1半導体層を形成する工程と、前記第1半導体層にエネルギビームを照射して、第1多結晶半導体層を得る工程と、前記第1多結晶半導体層の表面層をエッチングする工程と、前記エッチング後、前記第1多結晶半導体層表面を大気にさらすことなく、その上に第2半導体層を形成する工程とを含む。
請求項（抜粋）：
(a)下地基板を準備する工程と、(b)前記下地基板の表面上に第1半導体層を形成する工程と、(c)前記第1半導体層にエネルギビームを照射して、第1多結晶半導体層を得る工程と、(d)前記第1多結晶半導体層の表面層をエッチングする工程と、(e)前記エッチング後、前記第1多結晶半導体層表面を大気にさらすことなく、その上に第2半導体層を形成する工程とを含む半導体装置の製造方法。
IPC (4件)：
H01L 21/20 ,  H01L 21/265 ,  H01L 29/786 ,  H01L 21/336
FI (5件)：
H01L 21/20 ,  H01L 21/265 W ,  H01L 29/78 618 Z ,  H01L 29/78 627 B ,  H01L 29/78 627 G
Fターム (46件)：
5F052AA02 ,  5F052BA02 ,  5F052BB07 ,  5F052CA04 ,  5F052DA02 ,  5F052DB03 ,  5F052EA11 ,  5F052EA15 ,  5F052EA16 ,  5F052FA05 ,  5F052FA07 ,  5F052FA19 ,  5F052HA01 ,  5F052HA08 ,  5F052JA01 ,  5F110AA01 ,  5F110AA06 ,  5F110BB02 ,  5F110CC02 ,  5F110DD02 ,  5F110DD13 ,  5F110EE03 ,  5F110EE34 ,  5F110EE44 ,  5F110FF02 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110GG45 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HL03 ,  5F110HL04 ,  5F110NN03 ,  5F110NN23 ,  5F110NN24 ,  5F110NN35 ,  5F110PP04 ,  5F110PP05 ,  5F110PP23 ,  5F110PP29 ,  5F110PP33 ,  5F110PP35 ,  5F110QQ09
引用特許：
審査官引用 (20件)
全件表示

前のページに戻る

TOP

BOTTOM