特許
J-GLOBAL ID：200903099437785246

半導体装置の製造方法

発明者：
木城 耕一

木城 耕一 について


出願人/特許権者：
沖電気工業株式会社

沖電気工業株式会社 について


代理人 (1件)： 亀谷 美明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-228896
公開番号（公開出願番号）：特開2000-058789
出願日： 1998年08月13日
公開日（公表日）： 2000年02月25日
要約：
【要約】【課題】 高い比誘電率を維持したままリーク電流を低減した結晶化Ta2O5誘電体膜を形成することが可能な半導体装置の製造方法を提供する。【解決手段】 半導体基板上に,下部電極,キャパシタ絶縁膜,上部電極を順次積層して半導体装置を製造する方法において,少なくとも最上層が白金族系金属,または白金族系金属の導電性酸化物で構成される下部電極4を形成する工程と,前記下部電極4上にTa2O55を堆積してキャパシタ絶縁膜を形成する工程と,スパッタ法,真空蒸着法またはCVD法により白金族系金属,または白金族系金属の導電性酸化物を前記キャパシタ絶縁膜5上に成膜して上部電極6を形成する工程と,前記上部電極6を形成した後,非酸化性雰囲気中で,結晶化温度以上の温度で熱処理してTa2O55を結晶化する工程とを有する。
請求項（抜粋）：
半導体基板上に,下部電極,キャパシタ絶縁膜,上部電極を順次積層して半導体装置を製造する方法において:少なくとも最上層が白金族系金属,または白金族系金属の導電性酸化物で構成される下部電極を形成する工程と;前記下部電極上にTa2O5を堆積した後,前記下部電極上で前記Ta2O5を結晶化温度以上の温度で熱処理し結晶化して,キャパシタ絶縁膜を形成する工程と;スパッタ法または真空蒸着法により,前記キャパシタ絶縁膜上に白金族系金属の膜を成膜して上部電極を形成する工程と;を有することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822
FI (2件)：
H01L 27/10 651 ,  H01L 27/04 C
Fターム (20件)：
5F038AC05 ,  5F038AC09 ,  5F038AC15 ,  5F038AC18 ,  5F038EZ14 ,  5F038EZ17 ,  5F038EZ20 ,  5F083AD56 ,  5F083GA06 ,  5F083JA06 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083JA56 ,  5F083MA06 ,  5F083MA17 ,  5F083PR22 ,  5F083PR33 ,  5F083PR34
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM