特許
J-GLOBAL ID：200903099602632310

半導体装置の製造方法

発明者：
青木 豊

青木 豊 について

, 
片山 哲也

片山 哲也 について

, 
星野 浩一

星野 浩一 について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (1件)： 佐藤 強
公報種別：公開公報
出願番号（国際出願番号）：特願平8-294861
公開番号（公開出願番号）：特開平10-144582
出願日： 1996年11月07日
公開日（公表日）： 1998年05月29日
要約：
【要約】【課題】 第2レジスト層の下端から第1レジスト層を貫くクラックの発生を極力防止して、レジスト層の膜厚を厚くすることを可能にする。【解決手段】 本発明の半導体装置の製造方法は、半導体の下地構造23上に第1レジスト層24を形成した後、この第1レジスト層24のうちの電極を形成する領域24aの左右両側もしくは片側に開口部25を設ける構成とした。これにより、第1レジスト層24の端部が自由端となるから、半導体の下地構造23と複数のレジスト層24、26、27との熱膨張係数の差に帰因して発生する応力が上記第1レジスト層24の自由端で吸収されるようになる。この結果、上記応力が第1レジスト層24のうちの電極形成用開口部28の内底部の端部に集中することを減少できるから、電極形成用開口部28の内底部端部においてレジストクラックが発生し難くなる。
請求項（抜粋）：
半導体上に複数のレジスト層を形成した後、これら複数のレジスト層を露光及び現像することにより、電極を形成するための電極形成用開口部を前記複数のレジスト層に形成するレジストパターン形成工程を備えた半導体装置の製造方法において、前記レジストパターン形成工程は、前記半導体上に第1レジスト層を形成した後、この第1レジスト層のうちの前記電極を形成する電極形成領域の周囲の少なくとも一部に外周開口部を設ける第1工程と、前記電極形成領域及び前記外周開口部上に第2レジスト層を形成する第2工程と、前記第2レジスト層を露光及び現像することで前記電極形成用開口部を形成する第3工程とを有することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/027 ,  H01L 29/41 ,  H01L 21/338 ,  H01L 29/812
FI (4件)：
H01L 21/30 576 ,  H01L 21/30 573 ,  H01L 29/44 Z ,  H01L 29/80 F
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM