特許
J-GLOBAL ID:200903099639290338

半導体装置およびその製造方法並びに半導体装置実装構造体

発明者:
出願人/特許権者:
代理人 (1件): 小川 勝男 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-284374
公開番号(公開出願番号):特開2002-093947
出願日: 2000年09月19日
公開日(公表日): 2002年03月29日
要約:
【要約】【課題】 本発明の目的は、アンダーフィルの不要なフリップチップ接続を可能とする半導体装置を実現することにある。【解決手段】 本発明は、複数の回路電極が配列され、保護膜が被覆された回路面を有する半導体素子と、該半導体素子の回路面の保護膜上に前記回路電極を露出させて形成され、硬化された熱可塑性樹脂からなり、エッジ部に傾斜を形成した応力緩和層と、前記回路電極の各々に接続され、該回路電極から前記応力緩和層のエッジ部を通して応力緩和層の表面の所望の個所まで電気的につながって配設される複数の配線からなる配線層と、その上の表面保護膜と、外部接続端子とを備えて構成された半導体装置である。
請求項(抜粋):
複数の回路電極が配列され、保護膜が被覆された回路面を有する半導体素子と、該半導体素子の回路面の保護膜上に前記回路電極を露出させて形成され、硬化された熱可塑性樹脂からなり、エッジ部に傾斜を形成した応力緩和層と、前記回路電極の各々に接続され、該回路電極から前記応力緩和層のエッジ部を通して応力緩和層の表面の所望の個所まで電気的につながって配設される複数の配線からなる配線層と、前記応力緩和層の表面における複数の配線の各々の所定の個所を露出させて前記配線層の表面を被覆した表面保護膜と、前記露出した複数の配線の各々の所定の個所にバンプを接合して形成した外部接続端子とを備えて構成されたことを特徴とする半導体装置。
IPC (5件):
H01L 23/12 501 ,  H01L 21/56 ,  H01L 21/60 ,  H01L 23/29 ,  H01L 23/31
FI (7件):
H01L 23/12 501 P ,  H01L 21/56 R ,  H01L 21/92 602 H ,  H01L 21/92 602 L ,  H01L 21/92 602 J ,  H01L 21/92 603 G ,  H01L 23/30 D
Fターム (11件):
4M109AA02 ,  4M109BA07 ,  4M109CA12 ,  4M109EA12 ,  4M109EC04 ,  5F061AA02 ,  5F061BA07 ,  5F061CA12 ,  5F061CB02 ,  5F061CB04 ,  5F061CB13
引用特許:
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る