特許
J-GLOBAL ID:200903099669863847
トランジスタ及びこれを有する表示装置
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
特許業務法人共生国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2004-313714
公開番号(公開出願番号):特開2006-080472
出願日: 2004年10月28日
公開日(公表日): 2006年03月23日
要約:
【課題】寄生容量を最小化する。【解決手段】ゲート電極配線210はボディ部212、互いに平行する2つのハンド部214、216を含む。ドレイン電極配線230は、ゲート電極配線と絶縁されていて、2つのハンド部234、236との間でゲート電極配線の一部と重なって延びている。ソース電極配線240は、ゲート電極配線と絶縁されていて、ボディ部241、2つのハンド部242、244の外側領域で重なりながらドレイン電極と離隔される。これによって、ゲート-ドレインの間の寄生容量を最小化し、ゲート電極領域がカバーする領域内にドレイン及びソース電極を配置することで、ドレイン-ゲートの間のカップリング容量を最小化させかつトランジスタの配置空間を減らすことができる。【選択図】図6
請求項(抜粋):
基板上に形成されていて、ボディ部と、前記ボディ部の第1端部から分岐された第1ハンド部と、前記第1ハンド部と平行し、前記ボディ部の第2端部から分岐された第2ハンド部を含む制御電極配線と、
前記制御電極配線と絶縁されていて、前記第1と第2ハンド部との間に配置され、前記領域で前記制御電極配線の一部領域とオーバーレイされて延びるように形成された第1電極配線と、
前記制御電極配線と絶縁されていて、前記ボディ部、前記第1と第2ハンド部の外側領域とオーバーレイされながら前記第1電極配線と離隔された第2電極配線と、
を含むことを特徴とするトランジスタ。
IPC (7件):
H01L 29/786
, G02F 1/136
, H01L 21/28
, H01L 29/41
, H01L 29/417
, H01L 29/423
, H01L 29/49
FI (8件):
H01L29/78 617K
, G02F1/136
, H01L21/28 301R
, H01L29/78 616T
, H01L29/78 612B
, H01L29/44 P
, H01L29/50 M
, H01L29/58 G
Fターム (55件):
2H092GA59
, 2H092JA24
, 2H092JA37
, 2H092JA41
, 2H092MA07
, 2H092NA05
, 2H092NA23
, 2H092PA06
, 4M104AA01
, 4M104AA08
, 4M104AA09
, 4M104BB02
, 4M104BB04
, 4M104BB08
, 4M104BB13
, 4M104BB14
, 4M104BB16
, 4M104BB17
, 4M104CC01
, 4M104CC05
, 4M104DD63
, 4M104FF11
, 4M104FF13
, 4M104GG09
, 4M104GG20
, 4M104HH20
, 5F110AA02
, 5F110BB02
, 5F110CC05
, 5F110CC07
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE06
, 5F110EE14
, 5F110EE24
, 5F110EE43
, 5F110FF02
, 5F110FF03
, 5F110FF27
, 5F110GG02
, 5F110GG15
, 5F110GG35
, 5F110HK04
, 5F110HK09
, 5F110HK16
, 5F110HK22
, 5F110HK32
, 5F110HM04
, 5F110HM12
, 5F110NN23
, 5F110NN24
, 5F110NN33
, 5F110NN72
, 5F110QQ09
引用特許:
出願人引用 (2件)
-
米国特許第5、517、542号
-
大韓民国特許公開第2002-66965号
審査官引用 (6件)
全件表示
前のページに戻る