特許
J-GLOBAL ID：200903099719571834

半導体素子及びその製造方法

発明者：
松橋 秀明

松橋 秀明 について


出願人/特許権者：
沖電気工業株式会社

沖電気工業株式会社 について


代理人 (1件)： 大西 健治
公報種別：公開公報
出願番号（国際出願番号）：特願平11-025106
公開番号（公開出願番号）：特開2000-223713
出願日： 1999年02月02日
公開日（公表日）： 2000年08月11日
要約：
【要約】【目的】 (1,1,1)ファセット面を持つエピしたシリコンを用いて微細ゲート長のSOI MOSFETにおいて、傾斜領域のソース・ドレイン抵抗を小さくし、トランジスタの駆動力をあげることを目的とする。【構成】 SOI(Silicon on insulater)基板上に形成されたMOSFETであって、MOSFETのソース及びドレイン上に(1,1,1)ファセット面を有する半導体層を、エピタキシャル成長させた。
請求項（抜粋）：
SOI(Silicon on insulater)基板上に形成されたMOSFETであって、前記MOSFETのソース及びドレイン上に(1,1,1)ファセット面を有する半導体層が、エピタキシャル成長されていることを特徴とするMOSFETの構造。
IPC (6件)：
H01L 29/786 ,  H01L 21/28 301 ,  H01L 29/40 ,  H01L 29/43 ,  H01L 29/78 ,  H01L 21/336
FI (9件)：
H01L 29/78 616 S ,  H01L 21/28 301 T ,  H01L 29/40 A ,  H01L 29/46 T ,  H01L 29/78 301 S ,  H01L 29/78 301 Q ,  H01L 29/78 616 T ,  H01L 29/78 616 L ,  H01L 29/78 616 V
Fターム (59件)：
4M104AA01 ,  4M104AA09 ,  4M104BB20 ,  4M104BB25 ,  4M104CC01 ,  4M104DD02 ,  4M104DD43 ,  4M104DD80 ,  4M104DD84 ,  4M104EE09 ,  4M104EE17 ,  4M104GG09 ,  5F040DA05 ,  5F040DA10 ,  5F040DA11 ,  5F040DA13 ,  5F040DC01 ,  5F040DC10 ,  5F040EB12 ,  5F040EC01 ,  5F040EC13 ,  5F040EF09 ,  5F040EH02 ,  5F040EM04 ,  5F040FA03 ,  5F040FA05 ,  5F040FA10 ,  5F040FC00 ,  5F040FC06 ,  5F040FC19 ,  5F110AA02 ,  5F110AA09 ,  5F110AA30 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110EE32 ,  5F110EE44 ,  5F110EE48 ,  5F110GG02 ,  5F110GG12 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HK05 ,  5F110HK08 ,  5F110HK09 ,  5F110HK21 ,  5F110HK25 ,  5F110HK33 ,  5F110HK34 ,  5F110HK39 ,  5F110HK40 ,  5F110HM02 ,  5F110NN62 ,  5F110QQ11
引用特許：
審査官引用 (6件)
  • MIS型FETおよびその製造方法
    公報種別：公開公報   出願番号：特願平7-221739   出願人：日本電気株式会社
  • 半導体装置の製造方法
    公報種別：公開公報   出願番号：特願平6-152211   出願人：三洋電機株式会社
  • 半導体装置およびその製造方法
    公報種別：公開公報   出願番号：特願平7-103500   出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社
全件表示

前のページに戻る

TOP

BOTTOM