特許

J-GLOBAL ID：200903099869068804

半導体装置及びその作製方法

発明者： 森若 圭恵 ,  掛端 哲弥 ,  山崎 舜平
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願2008-167699
公開番号（公開出願番号）：特開2009-033141
出願日： 2008年06月26日
公開日（公表日）： 2009年02月12日
要約：

【課題】工程の簡略化を図り、又は特性不良を抑制する半導体装置及びその作製方法を提供することを課題とする。【解決手段】基板上に第1の導電膜と第2の導電膜を形成し、第1の導電膜上と第2の導電膜上に第1の絶縁膜を形成し、第1の導電膜上に第1の絶縁膜を介して電荷蓄積層を選択的に形成し、第1の絶縁膜上と電荷蓄積層上に第2の絶縁膜を形成し、第2の絶縁膜上に、第1の導電膜と重なる第1の半導体膜と、第2の導電膜と重なる第2の半導体膜と、第1の導電膜及び第2の導電膜と重ならない第3の半導体膜を形成し、第1の半導体膜、第2の半導体膜及び第3の半導体膜上に第3の絶縁膜を形成し、第3の半導体膜の上方に第3の絶縁膜を介して第3の導電膜を形成する。【選択図】図1

請求項（抜粋）：

基板上に第1の導電膜と第2の導電膜を形成し、 前記第1の導電膜上と前記第2の導電膜上に第1の絶縁膜を形成し、 前記第1の導電膜上に前記第1の絶縁膜を介して電荷蓄積層を選択的に形成し、 前記第1の絶縁膜上と前記電荷蓄積層上に第2の絶縁膜を形成し、 前記第2の絶縁膜上に、前記第1の導電膜と重なる第1の半導体膜と、前記第2の導電膜と重なる第2の半導体膜と、前記第1の導電膜及び前記第2の導電膜と重ならない第3の半導体膜を形成し、 前記第1の半導体膜、前記第2の半導体膜及び前記第3の半導体膜上に第3の絶縁膜を形成し、 前記第3の半導体膜の上方に前記第3の絶縁膜を介して第3の導電膜を形成することを特徴とする半導体装置の作製方法。

IPC (7件)：

H01L 27/10 ,  H01L 21/824 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 29/786 ,  H01L 27/08

FI (5件)：

H01L27/10 461 ,  H01L27/10 434 ,  H01L29/78 371 ,  H01L29/78 613B ,  H01L27/08 331E

Fターム (102件)：

5F048AA07 ,  5F048AA09 ,  5F048AB01 ,  5F048AC01 ,  5F048AC10 ,  5F048BA16 ,  5F048BB01 ,  5F048BB08 ,  5F048BB09 ,  5F048BB10 ,  5F048BB11 ,  5F048BB12 ,  5F048BB16 ,  5F048BB17 ,  5F048BC06 ,  5F048BF07 ,  5F048BF16 ,  5F083EP02 ,  5F083EP18 ,  5F083EP22 ,  5F083ER02 ,  5F083ER15 ,  5F083HA10 ,  5F083JA04 ,  5F083JA19 ,  5F083JA36 ,  5F083JA37 ,  5F083JA39 ,  5F083JA56 ,  5F083JA58 ,  5F083PR43 ,  5F083PR44 ,  5F083PR45 ,  5F083PR53 ,  5F083PR54 ,  5F083PR55 ,  5F083ZA12 ,  5F083ZA21 ,  5F101BA01 ,  5F101BA45 ,  5F101BB02 ,  5F101BC02 ,  5F101BC11 ,  5F101BD02 ,  5F101BD30 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BF05 ,  5F101BH21 ,  5F110AA16 ,  5F110BB08 ,  5F110CC01 ,  5F110CC08 ,  5F110DD01 ,  5F110DD02 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE05 ,  5F110EE06 ,  5F110EE09 ,  5F110EE14 ,  5F110EE30 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF09 ,  5F110FF22 ,  5F110FF26 ,  5F110FF28 ,  5F110FF29 ,  5F110GG02 ,  5F110GG13 ,  5F110GG24 ,  5F110GG43 ,  5F110GG45 ,  5F110GG47 ,  5F110HJ01 ,  5F110HL02 ,  5F110HL03 ,  5F110HL04 ,  5F110HL08 ,  5F110HL23 ,  5F110HL24 ,  5F110NN02 ,  5F110NN03 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN33 ,  5F110NN34 ,  5F110NN35 ,  5F110NN78 ,  5F110PP01 ,  5F110PP02 ,  5F110PP03 ,  5F110PP34 ,  5F110QQ11

引用特許：

出願人引用 (1件)

• 電気光学装置及び電子機器
  公報種別：公開公報   出願番号：特願2000-112782   出願人：株式会社半導体エネルギー研究所

審査官引用 (4件)

• 半導体集積回路およびその作製方法
  公報種別：公開公報   出願番号：特願平9-221022   出願人：株式会社半導体エネルギー研究所
• 不揮発性メモリ、半導体装置、およびその作製方法
  公報種別：公開公報   出願番号：特願2001-022703   出願人：株式会社半導体エネルギー研究所
• 不揮発性メモリ
  公報種別：公開公報   出願番号：特願2005-028511   出願人：株式会社半導体エネルギー研究所
• 半導体装置及びその作製方法
  公報種別：公開公報   出願番号：特願2005-154865   出願人：株式会社半導体エネルギー研究所