文献

J-GLOBAL ID：201002213775457445   整理番号：10A0529644

Chain FeRAM技術概要とScalingに適したShield-Bitline-Overdrive技術

Overview of Chain FeRAM Technology and Scalable Shield-Bitline-Overdrive Technique

著者 (9件)： 高島大三郎 (東芝 セミコンダクター社 半導体研究開発セ) ,  滋賀秀裕 (東芝 セミコンダクター社 半導体研究開発セ) ,  橋本大輔 (東芝 セミコンダクター社 半導体研究開発セ) ,  宮川正 (東芝 セミコンダクター社 半導体研究開発セ) ,  尾崎徹 (東芝 セミコンダクター社 半導体研究開発セ) ,  金谷宏行 (東芝 セミコンダクター社 半導体研究開発セ) ,  首藤晋 (東芝 セミコンダクター社 半導体研究開発セ) ,  山川晃司 (東芝 セミコンダクター社 半導体研究開発セ) ,  國島巌 (東芝 セミコンダクター社 半導体研究開発セ)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 110  号： 9(ICD2010 1-20)  ページ： 41-46  発行年： 2010年04月15日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本論文では,高密度化/高速化/高バンド幅化が可能なChain FeRAM技術の概要と,Scalingに適したShield-Bitline-Overdrive技術について述べる。提案するOverdrive技術は,微細化,低電圧化で顕在化するセル信号バラツキ起因の信号劣化やノイズを大幅に改善する。1.3V動作でTail-to-Tailのセル読出し信号量が90mVから180mVの2倍に増加した。(著者抄録)

シソーラス用語： *FeRAM ,  *強誘電体 ,  スケーリング【計数】 ,  微細加工 ,  電圧 ,  分散【variance】 ,  信号 ,  記憶素子 ,  雑音 ,  コンデンサ ,  三次元 ,  ばらつき ,  低電圧
準シソーラス用語： *Chain FeRAM ,  セル信号 ,  ノイズ ,  メモリセル ,  強誘電体キャパシタ ,  強誘電体メモリ ,  信号劣化

分類 (2件)： 半導体集積回路  (NC03162T) ,  強誘電体,反強誘電体,強弾性  (BM05030B)

引用文献 (15件)：

• WOMACK, R. A 16kb ferroelectric nonvolatile memory with a bit parallel architecture. ISSCC Dig. Tech. Papers, Feb. 1989. 1998, 242-243
• TAKASHIMA, D. High-density chain ferroelectric random access memory (chain FRAM). IEEE Journal of Solid-State Circuits. 1998, 33, 5, 787-792
• TAKASHIMA, D. A sub-40ns chain FRAM architecture with 7ns cell-plateline drive. IEEE Journal of Solid-State Circuits. 1999, 34, 11, 1557-1563
• TAKASHIMA, D. A 76-mm2 8-Mb chain ferroelectric memory. IEEE Journal of Solid-State Circuits. 2001, 36, 11, 1713-1720
• SHIRATAKE, S. A 32-Mb chain FeRAM with segment/stitch array architecture. IEEE Journal of Solid-State Circuits. 2003, 38, 11, 1911-1919

タイトルに関連する用語 (2件)： FeRAM ,  技術概要