特許
J-GLOBAL ID:201003001496790955

メモリ素子およびその製造方法

発明者:
出願人/特許権者:
代理人 (2件): 谷 義一 ,  阿部 和夫
公報種別:公表公報
出願番号(国際出願番号):特願2009-540136
公開番号(公開出願番号):特表2010-512018
出願日: 2007年11月28日
公開日(公表日): 2010年04月15日
要約:
トラップ制御型空間電荷制限電流(trap-controlled space charge limit current)を利用した抵抗変化型不揮発性メモリ素子、およびその製造方法を提供する。本発明に係るメモリ素子は、下部電極と、前記下部電極上に形成された電極と誘電体薄膜との間の拡散防止膜と、前記電極と誘電体薄膜との間の拡散防止膜上に形成され、電荷トラップの密度が異なる複数の層構造を有する誘電体薄膜と、前記誘電体薄膜上に形成された上部電極とを備える。
請求項(抜粋):
下部電極と、 前記下部電極上に形成された電極と誘電体薄膜との間の拡散防止膜と、 前記電極と誘電体薄膜との間の拡散防止膜上に形成され、電荷トラップの密度が異なる複数の層構造を有する誘電体薄膜と、 前記誘電体薄膜上に形成された上部電極と、 を備えることを特徴とするメモリ素子。
IPC (3件):
H01L 27/10 ,  H01L 45/00 ,  H01L 49/00
FI (3件):
H01L27/10 451 ,  H01L45/00 Z ,  H01L49/00 Z
Fターム (18件):
5F083FZ10 ,  5F083GA09 ,  5F083GA21 ,  5F083GA25 ,  5F083GA27 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA43 ,  5F083JA44 ,  5F083JA56 ,  5F083JA58 ,  5F083JA60 ,  5F083PR21 ,  5F083PR22 ,  5F083PR25 ,  5F083PR29
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る