基板表面を洗浄するための方法および装置

発明者： , , ,
出願人/特許権者：
代理人 (3件)：長谷川芳樹 , 山田行一 , 池田成人
公報種別：公表公報
出願番号（国際出願番号）：特願2010-518270
公開番号（公開出願番号）：特表2010-534935
出願日： 2008年07月08日
公開日（公表日）： 2010年11月11日
要約：

本発明は概して、クリーンかつダメージのない表面を半導体基板上に形成するための装置および方法を提供する。本発明の一実施形態は、エピタキシャル層を形成する前にプラズマ洗浄プロセスに基板の表面を暴露するように適合された洗浄チャンバを含有するシステムを提供する。一実施形態において、洗浄プロセスを基板に実施する前に、該洗浄チャンバの内部表面にゲッタリング材料を堆積することによって、該洗浄チャンバで処理された基板の汚染物を減少するための方法が用いられる。一実施形態において、酸化およびエッチングステップが洗浄チャンバにおいて基板に繰り返し実施されて、エピタキシャルを配置可能な基板にクリーンな表面を暴露および生成する。一実施形態において、低エネルギプラズマが該洗浄ステップ時に使用される。【選択図】図3

請求項（抜粋）：

半導体基板上にエピタキシャル層を形成するための方法であって、処理チャンバの処理領域に配置されたチャンバコンポーネントの表面上にゲッタリング層を堆積するステップであって、前記ゲッタリング層が、シリコンおよびゲルマニウムからなる群より選択された材料を含むステップと、基板の表面を酸化するステップと、前記チャンバコンポーネント上に前記ゲッタリング層を堆積した後に、前記処理チャンバに配置された基板サポート上に前記基板を位置決めするステップと、非酸化表面を暴露するために、前記基板サポート上に位置決めされた前記基板から前記酸化表面の少なくとも一部を除去するステップと、前記非酸化表面の少なくとも一部にエピタキシャル層を堆積するステップと、を備える方法。

IPC (4件)：

H01L 21/205 , C23C 16/02 , H01L 21/304 , H01L 21/02

FI (4件)：

H01L21/205 , C23C16/02 , H01L21/304 645Z , H01L21/02 D

Fターム (38件)：

4K030AA06 , 4K030BA29 , 4K030BB02 , 4K030CA04 , 4K030CA12 , 4K030DA03 , 4K030FA10 , 4K030LA15 , 5F045AA01 , 5F045AA03 , 5F045AB02 , 5F045AC01 , 5F045AC05 , 5F045AD09 , 5F045AD10 , 5F045AD11 , 5F045AF03 , 5F045DQ17 , 5F045EB08 , 5F045EB13 , 5F045EH05 , 5F045EH11 , 5F045EH14 , 5F045EH20 , 5F045EN04 , 5F157AA34 , 5F157AA62 , 5F157AA72 , 5F157AA84 , 5F157AC01 , 5F157BG05 , 5F157BG13 , 5F157BG14 , 5F157BG32 , 5F157BG39 , 5F157BG76 , 5F157DA21 , 5F157DC90

引用特許：

審査官引用 (7件)

半導体基板表面の清浄化方法及びその装置
公報種別：公開公報出願番号：特願平9-159553 出願人：沖電気工業株式会社
特開昭62-149117
基板表面処理方法
公報種別：公開公報出願番号：特願平3-208455 出願人：株式会社東芝

全件表示

前のページに戻る