特許
J-GLOBAL ID:201003024201481131
情報処理システム、通信制御装置および方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
服部 毅巖
公報種別:公開公報
出願番号(国際出願番号):特願2009-065892
公開番号(公開出願番号):特開2010-218364
出願日: 2009年03月18日
公開日(公表日): 2010年09月30日
要約:
【課題】計算機ノード間で処理要求データとその応答データとが確実に送受信されるようにする。【解決手段】計算機ノードN1〜N16は、第1の仮想チャネルと第2の仮想チャネルとによって多次元メッシュ状に接続される。各計算機ノードN1〜N16は、第1の仮想チャネルを通じて送受信されるデータを第1の次元オーダに従ってルーティングするとともに、第2の仮想チャネルを通じて送受信されるデータを、第1の次元オーダとは逆順の第2の次元オーダに従ってルーティングする。また、各計算機ノードN1〜N16では、自ノード宛ての処理要求データが第1の仮想チャネルを通じて受信されたとき、それに対する応答データが第2の仮想チャネルを通じて送信される。これにより、処理要求データと応答データの伝送経路が一致し、耐故障性が向上する。【選択図】図1
請求項(抜粋):
少なくとも第1の仮想チャネルと第2の仮想チャネルとによって多次元メッシュ状または多次元トーラス状に接続された複数の計算機ノードを有し、
前記各計算機ノードは、前記第1の仮想チャネルを通じて送受信されるデータを第1の次元オーダに従ってルーティングするとともに、前記第2の仮想チャネルを通じて送受信されるデータを前記第1の次元オーダとは逆順の第2の次元オーダに従ってルーティングするルーティング制御部を有することを特徴とする情報処理システム。
IPC (2件):
G06F 15/173
, G06F 15/177
FI (2件):
G06F15/173 640C
, G06F15/177 C
Fターム (3件):
5B045BB28
, 5B045BB34
, 5B045JJ37
引用特許:
引用文献:
審査官引用 (1件)
-
"A Low Cost Network-on-Chip with Guaranteed Service Well Suited to the GALS Approach"
前のページに戻る