JBSの製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：榊原弘造
公報種別：公開公報
出願番号（国際出願番号）：特願2008-242528
公開番号（公開出願番号）：特開2010-074058
出願日： 2008年09月22日
公開日（公表日）： 2010年04月02日
要約：

【課題】N型ショットキー接合界面にPtまたはAuが到達してしまうおそれを低減する。【解決手段】N+型半導体基板1上のN-型エピタキシャル層2に複数のトレンチ2aを形成し、トレンチ2aの側面2a1および底面2a2を介してP型不純物を導入して拡散させることにより、ガードリング部4とP型層5とを形成し、トレンチ2aの側面2a1上および底面2a2上に酸化膜3を形成し、酸化膜3のうち、トレンチ2aの底面2a2に隣接する部分に開口2bを形成し、半導体チップの表面全体にPtまたはAu7を蒸着し、蒸着されたPtまたはAu7の上からポリシリコン8を堆積させてトレンチ2aの内部にポリシリコン8を充填し、トレンチ2aの底面2a2の開口3bを介してPtまたはAu7をトレンチ2aの底面2a2の下方に拡散させる。【選択図】図2

請求項（抜粋）：

N+型半導体基板(1)上にエピタキシャル成長させたN-型エピタキシャル層(2)を形成し、次いで、 N-型エピタキシャル層(2)上に形成された酸化膜(3)に複数の開口(3a)を形成し、次いで、それらの複数の開口(3a)を介してN-型エピタキシャル層(2)に、概略鉛直方向に広がっている側面(2a1)と概略水平方向に広がっている底面(2a2)とを有する複数のトレンチ(2a)を形成し、次いで、それらの複数のトレンチ(2a)の側面(2a1)および底面(2a2)を介してP型不純物をN-型エピタキシャル層(2)中に導入して拡散させることにより、ガードリング部(4)と、ガードリング部(4)よりも半導体チップの中心側に位置するP型層(5)とを形成し、次いで、複数のトレンチ(2a)の側面(2a1)上および底面(2a2)上に酸化膜(3)を形成し、次いで、半導体チップの外周部のN-型エピタキシャル層(2)の表面にN+型チャンネルストッパー(6)を形成し、次いで、 N+型チャンネルストッパー(6)の表面上に酸化膜(3)を形成し、次いで、酸化膜(3)のうち、複数のトレンチ(2a)の底面(2a2)に隣接する部分に開口(3b)を形成し、次いで、半導体チップの表面全体にPtまたはAu(7)を蒸着し、次いで、蒸着されたPtまたはAu(7)の上から半導体チップの表面全体にポリシリコン(8)を堆積させることにより、複数のトレンチ(2a)の内部にポリシリコン(8)を充填し、次いで、複数のトレンチ(2a)の内部以外のポリシリコン(8)およびPtまたはAu(7)を除去し、次いで、複数のトレンチ(2a)の底面(2a2)の開口(3b)を介して、複数のトレンチ(2a)の内部のPtまたはAu(7)を複数のトレンチ(2a)の底面(2a2)の下方に拡散させ、次いで、半導体チップの表面を覆っている酸化膜(3)のうち、ガードリング部(4)よりも半導体チップの中心側に位置する部分に開口(3c)を形成すると共に、N+型チャンネルストッパー(6)の表面上に位置する部分に開口(3d)を形成し、次いで、酸化膜(3)の開口(3c)を介してバリアメタル(9)を形成し、次いで、バリアメタル(9)上にアノード電極メタル(10)を形成すると共に、酸化膜(3)の開口(3d)を介してEQR電極メタル(11)を形成し、次いで、 N+型半導体基板(1)の裏面にカソード電極メタル(13)を形成し、それにより、N-型エピタキシャル層(2)とバリアメタル(9)とによってショットキー接合界面が形成され、P型層(5)とN-型エピタキシャル層(2)とによってPN接合界面が形成されることを特徴とするJBSの製造方法。

IPC (2件)：

H01L 29/47 , H01L 29/872

FI (2件)：

H01L29/48 P , H01L29/48 F

Fターム (12件)：

4M104BB01 , 4M104BB06 , 4M104BB09 , 4M104DD26 , 4M104DD78 , 4M104DD83 , 4M104EE01 , 4M104FF31 , 4M104FF32 , 4M104FF35 , 4M104FF37 , 4M104GG03

引用特許：

出願人引用 (8件)

ガードリング
公報種別：公開公報出願番号：特願平4-005693 出願人：日産自動車株式会社
特開平4-321274号公報の図3
整流用半導体装置
公報種別：公開公報出願番号：特願平3-203969 出願人：新電元工業株式会社

全件表示

前のページに戻る