特許

J-GLOBAL ID：201003038903410365

記憶素子および記憶装置

発明者： 水口 徹也 ,  保田 周一郎 ,  佐々木 智 ,  山田 直美
出願人/特許権者： ソニー株式会社
代理人 (4件)： 藤島 洋一郎 ,  三反崎 泰司 ,  長谷部 政男 ,  田名網 孝昭
公報種別：公開公報
出願番号（国際出願番号）：特願2008-224711
公開番号（公開出願番号）：特開2010-062247
出願日： 2008年09月02日
公開日（公表日）： 2010年03月18日
要約：

【課題】トレードオフの関係にある繰り返し動作回数と低電圧動作特性とを同時に満足させることの可能な記憶素子を提供する。【解決手段】下部電極3と上部電極6の間に高抵抗層4とイオン源層5とを備える。高抵抗層4は、Teを含む酸化物から構成されている。Te以外の他の元素、例えばAlや、Zr,Ta,Hf,Si,Ge,Ni,Co,CuおよびAuのいずれかを添加してもよい。TeにAlを添加し、更にCuおよびZrを加えたものとする場合、高抵抗層4の組成比は、酸素を除いて、30≦Te≦100原子%、0≦Al≦70原子%、および0≦Cu+Zr≦36原子%の範囲で調整することが望ましい。イオン源層5は、少なくとも一種の金属元素と、Te,SおよびSeのうち少なくとも一種類のカルコゲン元素とから構成される。【選択図】図1

請求項（抜粋）：

第1電極と第2電極の間に、 少なくともTeを含む酸化物により形成された高抵抗層と、 少なくとも一種類の金属元素と、Te,SおよびSeのうちの少なくとも一種類のカルコゲン元素とを含むイオン源層と を備えた記憶素子。

IPC (3件)：

H01L 27/10 ,  H01L 45/00 ,  H01L 49/00

FI (3件)：

H01L27/10 451 ,  H01L45/00 Z ,  H01L49/00 Z

Fターム (24件)：

5F083FZ10 ,  5F083GA21 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA56 ,  5F083JA58 ,  5F083JA60 ,  5F083KA01 ,  5F083KA05 ,  5F083KA19 ,  5F083LA01 ,  5F083LA12 ,  5F083LA16 ,  5F083MA04 ,  5F083MA06 ,  5F083MA15 ,  5F083MA19 ,  5F083NA01 ,  5F083PR12 ,  5F083PR40

引用特許：

出願人引用 (2件)

• プログラマブルマイクロエレクトロニックデバイスおよびその形成およびプログラミング方法
  公報種別：公表公報   出願番号：特願2000-599033   出願人：アリゾナボードオブリージェンツ
• 半導体記憶素子及びこれを用いた半導体記憶装置
  公報種別：公開公報   出願番号：特願2003-137651   出願人：ソニー株式会社

審査官引用 (3件)

• 記憶素子及び記憶装置
  公報種別：公開公報   出願番号：特願2004-182775   出願人：ソニー株式会社
• 記憶素子
  公報種別：公開公報   出願番号：特願2004-214603   出願人：ソニー株式会社
• 記憶装置および情報再記録方法
  公報種別：公開公報   出願番号：特願2007-320580   出願人：ソニー株式会社