特許
J-GLOBAL ID：201003046740117382
誤り判定回路及び共有メモリシステム
発明者：
出願人/特許権者：
代理人 (2件)：
伊東 忠彦
, 山口 昭則
公報種別：公開公報
出願番号（国際出願番号）：特願2008-294828
公開番号（公開出願番号）：特開2010-122828
出願日： 2008年11月18日
公開日（公表日）： 2010年06月03日
要約：
【課題】誤り判定回路及び共有メモリシステムにおいて、システムのコストを増加させることなく主記憶メモリの領域の利用効率を向上してデータ保証を行う。【解決手段】P(x)をガロア体GF(2)上のm次の原始多項式とし、(k,k-3)リード・ソロモン符号を用いたSmEC-DmEDにおいて、mビットブロック単位のデータに対し、誤りから保護するべき対象である元符号の多項式表現I(x)に対し、1ブロックの誤り、2ブロックの誤り、或いは、誤りがないことを検出すると共に、ブロック誤りの位置pを前記ガロア拡大体GF(2m)上でS0αp=S1から検出する誤り検出回路部を備えるように構成する。【選択図】図9
請求項（抜粋）：
P(x)をガロア体GF(2)上のm次(mは8以上の自然数)の原始多項式とし、ガロア拡大体GF(2m)の原始元をαとし、P(x)=0の根をαi(i=0,...,m-1)とすると、(k,k-3)リード・ソロモン符号(kは2m以下の自然数)を用いたSmEC-DmEDにおいて、mビットブロック単位のデータに対し、誤りから保護するべき対象である元符号の多項式表現I(x)に対し、C(x)=x2I(x)modP(x)なる多項式剰余演算により訂正コードのチェックビットの生成を前記ガロア拡大体GF(2m)上の加算で行う第1の排他的論理和ツリーと、
前記元符号に前記チェックビットを添加した符号C(x)に対して、エラーが混入した可能性のある誤りを検出するべき対象である符号の多項式表現をY(x)とし、シンドロームS0,S1,S2をSn=Y(αn)(n=0,1,2)から生成する第2の排他的論理和ツリーと、
S12=S0S2が成立しているか否かに基づいて、1ブロックの誤り、2ブロックの誤り、或いは、誤りがないことを検出すると共に、ブロック誤りの位置pを前記ガロア拡大体GF(2m)上でS0αp=S1から検出する誤り検出回路部を備えた、誤り判定回路。
IPC (1件)：
FI (1件)：
Fターム (8件)：
5B018GA02
, 5B018HA15
, 5B018MA01
, 5B018NA02
, 5B018PA01
, 5B018QA16
, 5B018RA01
, 5B018RA02
出願人引用 (11件)
全件表示
審査官引用 (7件)
全件表示
引用文献：
前のページに戻る
