特許
J-GLOBAL ID：201003049042887388

半導体装置およびその製造方法

発明者：
田上 政由

田上 政由 について

, 
伊藤 文則

伊藤 文則 について

, 
林 喜宏

林 喜宏 について


出願人/特許権者：
ルネサスエレクトロニクス株式会社

ルネサスエレクトロニクス株式会社 について


代理人 (1件)： 速水 進治
公報種別：公開公報
出願番号（国際出願番号）：特願2008-305557
公開番号（公開出願番号）：特開2010-129921
出願日： 2008年11月28日
公開日（公表日）： 2010年06月10日
要約：
【課題】絶縁信頼性の劣化を低減し、銅配線の信頼性を改善する。【解決手段】本発明の半導体装置は、半導体基板10と、シリコン(Si)と炭素(C)と酸素(O)とを含み、半導体基板10に形成された第一の多孔質絶縁膜11a及び第二の多孔質絶縁膜11bと、第一の多孔質絶縁膜11a中に埋め込まれた第一の銅配線12aと、第二の多孔質絶縁膜11b中に、それぞれ、埋め込まれた第二の銅配線12b及び銅ビア22と、第二の銅配線12a上に形成された第一のメタルキャップ膜13aと、第二の銅配線12b上に形成された第二のメタルキャップ膜13bと、を有する。第一、第二の多孔質絶縁膜11a、11bは、少なくとも上層のC/Si比が1.5以上であり、かつ、第一、第二の多孔質絶縁膜11a、11bの少なくとも上層に含有される空孔の最大径が1.3nm以下である。【選択図】図1
請求項（抜粋）：
基板と、 シリコン(Si)と炭素(C)と酸素(O)とを含み、前記基板上に形成された多孔質絶縁膜と、 前記多孔質絶縁膜中に埋め込まれた銅配線と、 前記銅配線上に形成されたメタルキャップ膜と、 を有し、 前記多孔質絶縁膜は、少なくとも上層のC/Si比が1.5以上であり、かつ、前記多孔質絶縁膜の少なくとも上層に含有される空孔の最大径が1.3nm以下の半導体装置。
IPC (3件)：
H01L 21/768 ,  H01L 23/522 ,  H01L 21/316
FI (2件)：
H01L21/90 K ,  H01L21/316 X
Fターム (75件)：
5F033HH07 ,  5F033HH08 ,  5F033HH11 ,  5F033HH14 ,  5F033HH15 ,  5F033HH18 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ07 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ14 ,  5F033JJ15 ,  5F033JJ18 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK07 ,  5F033KK08 ,  5F033KK11 ,  5F033KK14 ,  5F033KK15 ,  5F033KK18 ,  5F033KK21 ,  5F033KK32 ,  5F033KK33 ,  5F033MM01 ,  5F033MM05 ,  5F033MM12 ,  5F033MM13 ,  5F033NN03 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ28 ,  5F033QQ48 ,  5F033QQ54 ,  5F033QQ74 ,  5F033RR01 ,  5F033RR20 ,  5F033RR21 ,  5F033RR29 ,  5F033SS11 ,  5F033SS15 ,  5F033SS22 ,  5F033TT02 ,  5F033TT04 ,  5F033VV16 ,  5F033WW00 ,  5F033WW01 ,  5F033XX05 ,  5F033XX06 ,  5F033XX22 ,  5F033XX24 ,  5F033XX28 ,  5F058BA01 ,  5F058BA20 ,  5F058BC02 ,  5F058BC04 ,  5F058BD04 ,  5F058BD06 ,  5F058BD10 ,  5F058BD13 ,  5F058BD18 ,  5F058BF07 ,  5F058BF27 ,  5F058BF29 ,  5F058BG02
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM