特許
J-GLOBAL ID：201003049606105075
キャッシュ制御装置
発明者：
出願人/特許権者：
代理人 (2件)：
大菅 義之
, ▲徳▼永 民雄
公報種別：公開公報
出願番号（国際出願番号）：特願2009-044652
公開番号（公開出願番号）：特開2010-198490
出願日： 2009年02月26日
公開日（公表日）： 2010年09月09日
要約：
【課題】リモートメモリに対するアクセスで生じるレイテンシを改善することができるキャッシュ制御装置を提供する。【解決手段】リモートメモリから読み出してL2キャッシュ304に記憶されているデータがリプレース処理によって追い出された場合、その追い出されたデータを、L2キャッシュ304の下位に仮想的に設けた3次キャッシュに記憶する。【選択図】図3
請求項（抜粋）：
第1のノードに含まれる第1のメモリを共有する第2のノードが有するキャッシュ制御装置において、
前記第1のメモリ内の情報を記憶する第1のキャッシュに記憶されている第1のキャッシュ情報を前記第1のキャッシュから出力して、新たな情報を記憶する領域を前記第1のキャッシュに確保する第1のキャッシュ制御部と、
前記第1のキャッシュ情報を、第2のメモリに記憶するとともに、前記第1のキャッシュ情報の管理情報を、前記第2のメモリの所定の領域と対応付けられた管理情報であって該対対応付けられた領域に記憶されている情報を管理する管理情報を記憶する第2のキャッシュに記憶し、前記第1のキャッシュ制御部の要求に応じて、該要求された情報の管理情報と対応付けられた前記第2のメモリの領域から情報を読み出して前記第1のキャッシュ制御部に出力する第2のキャッシュ制御部と、
を備えるキャッシュ制御装置。
IPC (1件)：
FI (5件)：
G06F12/08 551G
, G06F12/08 551C
, G06F12/08 531B
, G06F12/08 509D
, G06F12/08 509Z
5B005JJ12
, 5B005JJ13
, 5B005KK14
, 5B005MM05
, 5B005UU32
