特許
J-GLOBAL ID：201003050091929590

半導体装置及びその製造方法並びに電子装置

発明者：
藤島 浩幸

藤島 浩幸 について

, 
草▲なぎ▼ 恵与

草▲なぎ▼ 恵与 について

, 
菅原 勝美

菅原 勝美 について

, 
畠山 幸一

畠山 幸一 について


出願人/特許権者：
エルピーダメモリ株式会社

エルピーダメモリ株式会社 について


代理人 (4件)： 棚井 澄雄 ,  高橋 詔男 ,  大房 直樹 ,  大浪 一徳
公報種別：公開公報
出願番号（国際出願番号）：特願2009-097036
公開番号（公開出願番号）：特開2010-251408
出願日： 2009年04月13日
公開日（公表日）： 2010年11月04日
要約：
【課題】積層された半導体チップ間におけるボイドの発生を防止し、半導体装置の信頼性を高める。【解決手段】チップ搭載部14を有すると共に、チップ搭載部14の周囲に封止材流出防止体18が設けられた基板12と、複数の半導体チップ22,24が相互に積層されてなると共にチップ搭載部14上に搭載されたチップ積層体20と、複数のチップ22、24の間を埋めるよう形成された第1の封止体34とを備えることを特徴とする半導体装置を採用する。【選択図】図2
請求項（抜粋）：
チップ搭載部を有すると共に、チップ搭載部の周囲に封止材流出防止体が設けられた基板と、 複数の半導体チップが相互に積層されてなると共に前記チップ搭載部上に搭載されたチップ積層体と、 前記複数の半導体チップの間を埋めるよう形成された第1の封止体とを備えることを特徴とする半導体装置。
IPC (7件)：
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 25/10 ,  H01L 25/11 ,  H01L 23/29 ,  H01L 23/31
FI (3件)：
H01L25/08 Z ,  H01L25/14 Z ,  H01L23/30 B
Fターム (8件)：
4M109AA01 ,  4M109BA04 ,  4M109CA05 ,  4M109CA21 ,  4M109DB06 ,  4M109DB15 ,  4M109DB16 ,  4M109EA02
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM