半導体装置及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：谷義一
公報種別：公開公報
出願番号（国際出願番号）：特願2009-072353
公開番号（公開出願番号）：特開2010-225907
出願日： 2009年03月24日
公開日（公表日）： 2010年10月07日
要約：

【課題】高信頼性でかつ高レイアウト密度配線と混載可能な容量素子を備えた半導体装置及びその製造方法を提供する。【解決手段】本発明は、容量素子を有する半導体装置であって、アルミニウム合金膜102と、高融点金属膜を含む上層バリア膜103とを含む金属配線200aおよび下部電極200bと、下部電極200b上に形成された容量絶縁膜104と、容量絶縁膜104上に形成された上部電極105とを有する。高融点金属膜の膜厚は、40nm以上、80nm以下であり、容量絶縁膜104は、有機シランを原料としたシリコン酸化膜からなることを特徴とする。【選択図】図1

請求項（抜粋）：

容量素子を有する半導体装置であって、アルミニウム合金膜と、高融点金属膜を含む上層バリア膜とを含む金属配線と、前記金属配線と同一面に形成されかつ同一材料からなる前記容量素子の下部電極と、前記下部電極上に形成された前記容量素子の容量絶縁膜と、前記容量絶縁膜上に形成された前記容量素子の上部電極とを有し、前記高融点金属膜の膜厚が、40nm以上、80nm以下であり、前記容量絶縁膜が、有機シランを原料としたシリコン酸化膜からなることを特徴とする半導体装置。

IPC (4件)：

H01L 21/822 , H01L 27/04 , H01L 21/320 , H01L 23/52

FI (3件)：

H01L27/04 C , H01L21/88 R , H01L21/88 N

Fターム (32件)：

5F033HH09 , 5F033HH18 , 5F033HH33 , 5F033JJ19 , 5F033KK09 , 5F033KK18 , 5F033KK19 , 5F033KK20 , 5F033KK21 , 5F033KK33 , 5F033MM08 , 5F033MM13 , 5F033NN08 , 5F033PP15 , 5F033QQ08 , 5F033QQ09 , 5F033QQ11 , 5F033QQ38 , 5F033QQ48 , 5F033RR04 , 5F033SS04 , 5F033SS11 , 5F033SS15 , 5F033VV10 , 5F033WW02 , 5F033WW03 , 5F033XX16 , 5F038AC05 , 5F038AC15 , 5F038EZ14 , 5F038EZ15 , 5F038EZ20

引用特許：

審査官引用 (7件)

半導体素子のキャパシタ製造方法
公報種別：公開公報出願番号：特願2001-376519 出願人：株式会社ハイニックスセミコンダクター
半導体装置とその製造方法
公報種別：公開公報出願番号：特願2005-002722 出願人：富士通株式会社
シリコン酸化膜の形成方法
公報種別：公開公報出願番号：特願平5-238536 出願人：株式会社ジーティシー

全件表示

前のページに戻る