特許
J-GLOBAL ID：201003058815682950

半導体装置とメモリマクロ

発明者：
山岡 雅直

山岡 雅直 について

, 
長田 健一

長田 健一 について


出願人/特許権者：
株式会社日立超エル・エス・アイ・システムズ

株式会社日立超エル・エス・アイ・システムズ について


代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願2008-207489
公開番号（公開出願番号）：特開2010-044821
出願日： 2008年08月11日
公開日（公表日）： 2010年02月25日
要約：
【課題】簡単な構成で使い勝手のよいデュアルポートメモリを有する半導体装置及びメモリマクロを提供する。【解決手段】半導体装置又メモリマクロは、1つの入力及び出力ポートを持つメモリ回路及び第1タイミング信号に対応して入力又は出力動作を行う第1ポートと、上記第1タイミング信号とは非同期の第2タイミング信号に対応して入力又は出力動作を行う第2ポートを有する調停回路を備える。上記メモリ回路は、メモリ動作終了信号を上記調停回路に出力する。上記調停回路は、上記メモリ回路が非動作状態のときは上記第1又は第2ポートの上記第1又は第2タイミング信号に対応して上記メモリ回路のメモリアクセスを可能とし、上記メモリ回路が動作状態のときには上記メモリ終了信号を待って上記第1又は第2タイミング信号に対応した上記メモリ回路のメモリアクセスを可能とする。【選択図】図1
請求項（抜粋）：
1つの入力及び出力ポートを持つメモリ回路と、 第1タイミング信号に対応して入力又は出力動作を行う第1ポートと、上記第1タイミング信号とは非同期の第2タイミング信号に対応して入力又は出力動作を行う第2ポートを有する調停回路とを備え、 上記メモリ回路は、メモリ動作終了信号を上記調停回路に出力し、 上記調停回路は、 上記メモリ回路が非動作状態のときは上記第1又は第2ポートの上記第1又は第2タイミング信号に対応して上記メモリ回路のメモリアクセスを可能とし、 上記メモリ回路が動作状態のときには上記メモリ終了信号を待って上記第1又は第2タイミング信号に対応した上記メモリ回路のメモリアクセスを可能とする、 半導体装置。
IPC (1件)：
G11C 11/41
FI (1件)：
G11C11/34 K
Fターム (9件)：
5B015HH01 ,  5B015HH03 ,  5B015JJ31 ,  5B015KB36 ,  5B015KB52 ,  5B015KB82 ,  5B015KB92 ,  5B015NN03 ,  5B015PP08
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM