特許
J-GLOBAL ID:201003061834776400
半導体装置及びその製造方法
発明者:
,
,
,
,
,
出願人/特許権者:
代理人 (10件):
前田 弘
, 竹内 宏
, 嶋田 高久
, 竹内 祐二
, 今江 克実
, 二宮 克也
, 原田 智雄
, 井関 勝守
, 関 啓
, 杉浦 靖也
公報種別:公開公報
出願番号(国際出願番号):特願2010-020387
公開番号(公開出願番号):特開2010-135824
出願日: 2010年02月01日
公開日(公表日): 2010年06月17日
要約:
【課題】耐圧に優れ、強度の高いIII-V族窒化物半導体からなる半導体装置を実現する。【解決手段】本発明の構造では、第1のソース電極106がバイアホール112を介して導電性基板101に接続されており、また、第2のソース電極110が形成されている。これにより、ゲート電極108とドレイン電極107との間に高い逆方向電圧が印加されても、ゲート電極108のうちドレイン電極107に近い側の端部に起こりやすい電界集中を効果的に分散または緩和することができるため、耐圧が向上する。また、素子形成層を形成する基板として導電性基板101を用いているため、導電性基板101には裏面まで貫通するバイアホールを設ける必要がない。したがって、導電性基板101に必要な強度を保持したまま、第1のソース電極106と裏面電極115とを電気的に接続することができる。【選択図】図1
請求項(抜粋):
導電層の上方に配置し、III-V族窒化物半導体からなるチャネル層と、前記チャネル層の上に配置される窒化アルミニウムガリウム層とを形成する工程(a)と、
前記窒化アルミニウムガリウム層の上に、第1のソース電極、ドレイン電極及びゲート電極をそれぞれ形成する工程(b)と、
前記チャネル層及び前記窒化アルミニウムガリウム層を貫通し、前記導電層の少なくとも上面に到達する溝を形成する工程(c)と、
前記溝を介して、前記第1のソース電極と前記導電層とを接続する配線部材を形成する工程(d)と、
前記第1のソース電極に接続され、前記第1のソース電極から前記ドレイン電極に向かう方向に延びる第2のソース電極を形成する工程(e)とを備え、
前記工程(c)の後で前記工程(d)の前に、前記導電層とオーミック接触する金属を前記溝の底面に形成する工程をさらに備え、
前記工程(d)では、前記金属と接するように前記配線部材を形成し、
前記第1のソース電極は前記窒化アルミニウムガリウム層に対してオーミック接触し、
前記工程(d)は、前記工程(e)の後に行われる工程であり、
前記工程(d)では、前記第1のソース電極側における前記第2のソース電極の側面および上面が前記配線部材と接触するように前記配線部材を形成することを特徴とする半導体装置の製造方法。
IPC (5件):
H01L 21/338
, H01L 29/812
, H01L 29/778
, H01L 21/28
, H01L 29/417
FI (5件):
H01L29/80 F
, H01L29/80 H
, H01L21/28 301B
, H01L21/28 301R
, H01L29/50 J
Fターム (40件):
4M104AA04
, 4M104BB02
, 4M104BB05
, 4M104BB14
, 4M104BB25
, 4M104CC01
, 4M104CC03
, 4M104DD68
, 4M104FF02
, 4M104FF10
, 4M104FF17
, 4M104FF18
, 4M104FF22
, 4M104FF27
, 4M104GG12
, 5F102FA00
, 5F102FA01
, 5F102GB02
, 5F102GC01
, 5F102GD01
, 5F102GJ02
, 5F102GJ03
, 5F102GJ10
, 5F102GK04
, 5F102GL04
, 5F102GM04
, 5F102GQ01
, 5F102GR04
, 5F102GR11
, 5F102GS01
, 5F102GS04
, 5F102GT01
, 5F102GT03
, 5F102GV06
, 5F102GV08
, 5F102HC01
, 5F102HC15
, 5F102HC19
, 5F102HC21
, 5F102HC30
引用特許: