ヘテロ接合電界効果トランジスタ

発明者： ,
出願人/特許権者：
代理人 (1件)：野河信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2008-191117
公開番号（公開出願番号）：特開2010-028038
出願日： 2008年07月24日
公開日（公表日）： 2010年02月04日
要約：

【課題】ゲート電極破壊が起こらず、高電圧で安定して動作し、かつリーク電流を低減することができるヘテロ接合電界効果トランジスタを提供すること。【解決手段】基板1の表面上にチャネル層2および障壁層3がこの順で積層された半導体層Sと、半導体層S上のトランジスタ領域11に形成されたトランジスタ部11Aおよびホール抜き領域12に形成されたホール抜き部12Aと、トランジスタ領域11とホール抜き領域12との間の半導体層Sの一部を選択除去して設けられた絶縁部10とを備え、ホール抜き部12Aにおけるホール抜き電極8と第2ドレイン電極9の間でアバランシェ降伏が生じるように、ホール抜き電極8と第2ドレイン電極9の間の耐圧が、トランジスタ部11Aのゲート電極と第1ドレイン電極との間の耐圧よりも小さく設定されたことを特徴とするヘテロ接合電界効果トランジスタ。【選択図】図1

請求項（抜粋）：

基板の表面上に第1の半導体からなるチャネル層および第2の半導体からなる障壁層がこの順で積層された半導体層と、該半導体層上のトランジスタ領域に形成されたトランジスタ部およびホール抜き領域に形成されたホール抜き部と、前記トランジスタ領域と前記ホール抜き領域との間の半導体層の一部を選択除去して設けられた絶縁部とを備え、前記トランジスタ部は、前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、半導体層上に前記ゲート電極を挟んで形成されたソース電極および第1ドレイン電極とを有し、前記ホール抜き部は、前記半導体層上にショットキー接合されかつ前記ソース電極と隣接して配置されて電気的に接続されたホール抜き電極と、半導体層上に形成されかつ前記第1ドレイン電極と電気的に接続された第2ドレイン電極とを有し、半導体層内における前記ホール抜き電極と第2ドレイン電極の間でアバランシェ降伏が生じるように、ホール抜き電極と第2ドレイン電極の間の耐圧が、ゲート電極と第1ドレイン電極との間の耐圧よりも小さく設定されたことを特徴とするヘテロ接合電界効果トランジスタ。

IPC (8件)：

H01L 21/338 , H01L 29/812 , H01L 27/095 , H01L 29/778 , H01L 21/823 , H01L 27/06 , H01L 29/47 , H01L 29/872

FI (6件)：

H01L29/80 P , H01L29/80 E , H01L29/80 H , H01L27/06 102A , H01L29/48 F , H01L27/06 F

Fターム (47件)：

4M104AA07 , 4M104BB02 , 4M104BB05 , 4M104BB09 , 4M104BB13 , 4M104BB14 , 4M104BB18 , 4M104CC03 , 4M104FF01 , 4M104FF13 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 5F048AA05 , 5F048AB07 , 5F048AC10 , 5F048BA02 , 5F048BA15 , 5F048BB09 , 5F048BB11 , 5F048BB12 , 5F048BC03 , 5F048BD09 , 5F048BF07 , 5F102FA01 , 5F102FA06 , 5F102GA14 , 5F102GB01 , 5F102GB02 , 5F102GC01 , 5F102GD10 , 5F102GJ02 , 5F102GJ03 , 5F102GJ04 , 5F102GL02 , 5F102GL04 , 5F102GM04 , 5F102GQ01 , 5F102GR09 , 5F102GR12 , 5F102GS01 , 5F102GS03 , 5F102GS07 , 5F102GT03 , 5F102GV05 , 5F102GV06 , 5F102HC01

引用特許：

出願人引用 (1件)

窒化物半導体素子
公報種別：公開公報出願番号：特願2005-242534 出願人：株式会社東芝

審査官引用 (4件)

電流遮断器付きGaN系半導体装置
公報種別：公開公報出願番号：特願2002-353794 出願人：古河電気工業株式会社
電子デバイスおよびヘテロ接合FET
公報種別：公開公報出願番号：特願2005-276305 出願人：シャープ株式会社
特開平4-165676

全件表示

前のページに戻る