特許
J-GLOBAL ID:201003071981112149
半導体デバイスの製造方法及び半導体デバイス
発明者:
出願人/特許権者:
代理人 (2件):
大渕 美千栄
, 布施 行夫
公報種別:公表公報
出願番号(国際出願番号):特願2009-548747
公開番号(公開出願番号):特表2010-518615
出願日: 2008年01月31日
公開日(公表日): 2010年05月27日
要約:
層状半導体デバイスの製造方法であって、(a)複数の半導体ナノ構造を含む基体を用意する工程と、(b)エピタキシャル成長法によって前記ナノ構造上に半導体材料を成長させる工程と、(c)エピタキシャル成長法によって前記半導体材料上に前記半導体デバイスの層を成長させる工程と、を含む方法。
請求項(抜粋):
層状半導体デバイスの製造方法であって、
(a)複数の半導体ナノ構造を含む基体を用意する工程と、
(b)エピタキシャル成長法によって前記ナノ構造上に半導体材料を成長させる工程と、
(c)エピタキシャル成長法によって前記半導体材料上に前記半導体デバイスの層を成長させる工程と、を含む方法。
IPC (7件):
H01L 33/32
, H01L 21/205
, C30B 29/38
, C30B 25/18
, C30B 33/08
, H01L 21/306
, H01S 5/343
FI (7件):
H01L33/00 186
, H01L21/205
, C30B29/38 D
, C30B25/18
, C30B33/08
, H01L21/302 105A
, H01S5/343 610
Fターム (73件):
4G077AA02
, 4G077AB02
, 4G077BE15
, 4G077DA05
, 4G077DB04
, 4G077DB08
, 4G077EB01
, 4G077ED05
, 4G077ED06
, 4G077EE02
, 4G077EE07
, 4G077FF02
, 4G077FG01
, 4G077FG08
, 4G077FG18
, 4G077FH08
, 4G077FJ03
, 4G077FJ06
, 4G077FJ07
, 4G077HA02
, 4G077HA06
, 4G077HA12
, 4G077TA01
, 4G077TA04
, 4G077TB02
, 4G077TB05
, 4G077TC14
, 4G077TC17
, 4G077TC19
, 4G077TK01
, 4G077TK06
, 4G077TK08
, 4G077TK11
, 5F004DA04
, 5F004DA11
, 5F004DA23
, 5F004DA24
, 5F004DB19
, 5F004FA08
, 5F041AA40
, 5F041CA05
, 5F041CA34
, 5F041CA40
, 5F041CA49
, 5F041CA57
, 5F041CA65
, 5F041CA73
, 5F041CA74
, 5F041CA83
, 5F041CA92
, 5F041CB11
, 5F045AA04
, 5F045AA05
, 5F045AB09
, 5F045AB14
, 5F045AB17
, 5F045AF02
, 5F045AF03
, 5F045AF04
, 5F045AF07
, 5F045AF08
, 5F045AF09
, 5F045CA10
, 5F045DA53
, 5F045DA54
, 5F045DA55
, 5F045HA03
, 5F045HA18
, 5F173AG12
, 5F173AG14
, 5F173AH22
, 5F173AP05
, 5F173AR82
引用特許:
出願人引用 (5件)
全件表示
審査官引用 (4件)