デプレッションモードGaNベースFETを使用したカスコード回路

発明者：
出願人/特許権者：
代理人 (1件)： ▲吉▼川俊雄
公報種別：公表公報
出願番号（国際出願番号）：特願2009-554725
公開番号（公開出願番号）：特表2010-522432
出願日： 2008年03月20日
公開日（公表日）： 2010年07月01日
要約：

回路が、入力ドレイン、ソースおよびゲートノードを含む。この回路はさらに、ソース、ドレインおよびゲートを有するIII属窒化物デプレッションモードFETを含み、このデプレッションモードFETのゲートは、デプレッションモードFETをそのオン状態に維持する電位に連結されている。加えて、この回路はソース、ドレインおよびゲートを有するエンハンスメントモードFETを更に含む。デプレッションモードFETのソースは、エンハンスメントモードFETのドレインに直列に連結されている。デプレッションモードFETのドレインは入力ドレインノードとして機能し、エンハンスメントモードFETのソースは入力ソースノードとして機能し、および、エンハンスメントモードFETのゲートは入力ゲートノードとして機能する。【選択図】図2

請求項（抜粋）：

回路であって、入力ドレイン、ソースおよびゲートノードと、ソース、ドレインおよびゲートを有するIII属窒素化合物デプレッションモードFETであって、前記デプレッションモードFETの前記ゲートが、前記デプレッションモードFETをそのオン状態に維持する電位に連結される、FETと、ソース、ドレインおよびゲートを有するエンハンスメントモードFETであって、前記デプレッションモードFETの前記ソースが、前記エンハンスメントモードFETの前記ドレインに直列に連結されるFETと、を備え、そして、前記デプレッションモードFETの前記ドレインが前記入力ドレインノードとして機能し、前記エンハンスメントモードFETの前記ソースが前記入力ソースノードとして機能し、および、前記エンハンスメントモードFETの前記ゲートが前記入力ゲートノードとして機能する、ことを特徴とする回路。

IPC (4件)：

H01L 27/095 , H01L 21/338 , H01L 29/778 , H01L 29/812

FI (2件)：

H01L29/80 E , H01L29/80 H

Fターム (14件)：

5F102FA01 , 5F102FA02 , 5F102GA02 , 5F102GB01 , 5F102GC01 , 5F102GD01 , 5F102GJ02 , 5F102GJ10 , 5F102GK04 , 5F102GK08 , 5F102GL04 , 5F102GM04 , 5F102GN04 , 5F102GQ01

引用特許：

審査官引用 (5件)

特開昭63-060570
半導体三端子装置
公報種別：公開公報出願番号：特願2000-095895 出願人：富士通株式会社
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2003-409516 出願人：松下電器産業株式会社

全件表示

前のページに戻る