特許
J-GLOBAL ID：200903063296789213

電界効果トランジスタ及びその製造方法

発明者：
上田 哲三

上田 哲三 について

, 
石田 秀俊

石田 秀俊 について

, 
田中 毅

田中 毅 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (11件)： 前田 弘 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  関 啓 ,  杉浦 靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2005-348790
公開番号（公開出願番号）：特開2006-190991
出願日： 2005年12月02日
公開日（公表日）： 2006年07月20日
要約：
【課題】製造工程において電子ビーム露光を必要としないT字型ゲート電極を有するIII-V族窒化物系電界効果トランジスタを実現できるようにする。【解決手段】電界効果トランジスタは、複数の半導体膜が積層された第1の半導体層14と、第1の半導体層14の上に形成された第2の半導体層15とを備えている。第2の半導体層15の上には、互いに間隔をおいてソース電極17及びドレイン電極18が形成されている。第2の半導体層15のソース電極17及びドレイン電極18に挟まれた領域には、側壁に絶縁膜16が形成され、第1の半導体層14を露出する開口部が形成されている。開口部には、絶縁膜16と接し且つ開口部の底面において第1の半導体層14と接するゲート電極19が形成されている。【選択図】図1
請求項（抜粋）：
複数の半導体膜が積層されてなる第1の半導体層と、 前記第1の半導体層の主面と接して形成された第2の半導体層と、 前記第2の半導体層の前記第1の半導体層と反対側の面に、互いに間隔をおいて形成されたソース電極及びドレイン電極と、 前記第2の半導体層における前記ソース電極及びドレイン電極に挟まれた領域に形成され、前記第1の半導体層を露出する開口部と、 前記開口部の側壁に形成された絶縁膜と、 前記絶縁膜と接し且つ前記第1の半導体層における前記開口部からの露出部分と接するゲート電極とを備えていることを特徴とする電界効果トランジスタ。
IPC (5件)：
H01L 29/812 ,  H01L 21/338 ,  H01L 29/778 ,  H01L 29/417 ,  H01L 21/28
FI (4件)：
H01L29/80 F ,  H01L29/80 H ,  H01L29/50 J ,  H01L21/28 301B
Fターム (31件)：
4M104AA04 ,  4M104BB02 ,  4M104BB05 ,  4M104BB09 ,  4M104BB14 ,  4M104BB23 ,  4M104CC01 ,  4M104CC03 ,  4M104DD03 ,  4M104DD26 ,  4M104FF07 ,  4M104GG12 ,  4M104HH15 ,  4M104HH20 ,  5F102FA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GN04 ,  5F102GQ01 ,  5F102GR01 ,  5F102GR03 ,  5F102GR04 ,  5F102GS04 ,  5F102GT05 ,  5F102GV05 ,  5F102HC02
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM