ヘテロ接合型電界効果半導体装置及びその製造方法

発明者： ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2009-091664
公開番号（公開出願番号）：特開2010-245240
出願日： 2009年04月06日
公開日（公表日）： 2010年10月28日
要約：

【課題】ゲートリーク電流が小さく、形成が容易なノーマリオフ特性を有するヘテロ接合型電界効果半導体装置を提供する。【解決手段】第1の半導体層(1)と、前記第1の半導体層内に第1導電型を有する二次元キャリアガス層を形成するために前記第1の半導体層上にヘテロ接合するように形成される第2の半導体層(2)と、前記第2の半導体層に形成される凹部(3)と、前記凹部を包囲するように前記第2の半導体層上に形成される第1の絶縁膜(4)と、少なくとも前記凹部上に形成される第2導電型を有する第3の半導体層(5)と、少なくとも前記凹部上であって前記第3の半導体層上に形成される第2の絶縁膜(6)と、前記第2の絶縁膜上に形成される制御電極(7)と、を備えることを特徴とするヘテロ接合型電界効果半導体装置。【選択図】図1

請求項（抜粋）：

第1の半導体層と、前記第1の半導体層内に第1導電型を有する二次元キャリアガス層を形成するために前記第1の半導体層上にヘテロ接合するように形成される第2の半導体層と、前記第2の半導体層に形成される凹部と、前記凹部を包囲するように前記第2の半導体層上に形成される第1の絶縁膜と、少なくとも前記凹部上に形成される第2導電型を有する第3の半導体層と、少なくとも前記凹部上であって前記第3の半導体層上に形成される第2の絶縁膜と、前記第2の絶縁膜上に形成される制御電極と、を備えることを特徴とするヘテロ接合型電界効果半導体装置。

IPC (3件)：

H01L 21/338 , H01L 29/778 , H01L 29/812

FI (1件)：

H01L29/80 H

Fターム (25件)：

5F102FA01 , 5F102GB01 , 5F102GC01 , 5F102GD01 , 5F102GD04 , 5F102GD10 , 5F102GJ02 , 5F102GJ03 , 5F102GJ10 , 5F102GK04 , 5F102GK08 , 5F102GL04 , 5F102GM04 , 5F102GM08 , 5F102GM09 , 5F102GN04 , 5F102GQ01 , 5F102GR04 , 5F102GR09 , 5F102GS03 , 5F102GS04 , 5F102GT03 , 5F102HC01 , 5F102HC11 , 5F102HC15

引用特許：

審査官引用 (4件)

電界効果トランジスタ及びその製造方法
公報種別：公開公報出願番号：特願2006-267482 出願人：独立行政法人産業技術総合研究所, 大陽日酸株式会社
ヘテロ接合型電界効果半導体装置
公報種別：公開公報出願番号：特願2007-220356 出願人：サンケン電気株式会社
半導体装置
公報種別：公開公報出願番号：特願2004-054330 出願人：株式会社東芝

全件表示

前のページに戻る