情報処理装置及びこれを用いたニューラルネットワーク回路

発明者： ,
出願人/特許権者： ,
代理人 (1件)：特許業務法人原謙三国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2008-326313
公開番号（公開出願番号）：特開2010-146514
出願日： 2008年12月22日
公開日（公表日）： 2010年07月01日
要約：

【課題】シナプス結合強度を抵抗変化型メモリ素子の抵抗値を用いて表わすことにより、LSIチップ上の専有面積を増大させることなく、シナプス結合強度をアナログ量として記憶することができる情報処理装置を提供する。【解決手段】本発明の情報処理装置100は、少なくとも1つのシナプス回路102を備え、シナプス回路102は、電圧パルスの印加により可逆的に変化する抵抗変化型メモリ素子24と、異なるタイミングで入力される2つのスパイクパルス間における入力タイミングのずれに応じて予め設定された非線形電圧波形を表わす関数を用いた演算を実行するSTDP部25とを有する。STDP部25は、2つのスパイクパルスが入力された場合に、それらの入力タイミングのずれに対する演算を実行し、その演算の結果に基づいて抵抗変化型メモリ素子24に印加される電圧パルスを設定する。【選択図】図1

請求項（抜粋）：

スパイクパルスが入力され、当該スパイクパルスに重み値を与えて重み付け信号を生成する少なくとも1つのシナプス部を備える情報処理装置であって、前記シナプス部は、電圧パルスの印加により可逆的に変化する抵抗値を持つ記憶素子と、異なるタイミングで入力される2つのスパイクパルス間における入力タイミングのずれに応じて予め設定された非線形電圧波形を表わす関数を用いた演算を実行する演算部とを有し、前記記憶素子は、前記スパイクパルスに与えられる重み値を表わすアナログ量として設定される前記抵抗値を持ち、前記演算部は、2つのスパイクパルスが入力された場合に、前記関数を用いて当該2つのスパイクパルス間における入力タイミングのずれに対する演算を実行し、当該演算の結果に基づいて前記記憶素子に印加されるべき電圧パルスを設定することを特徴とする情報処理装置。

IPC (2件)：

G06G 7/60 , G06N 3/063

FI (2件)：

G06G7/60 , G06N3/063

引用特許：

出願人引用 (4件)

関数演算器
公報種別：公開公報出願番号：特願2006-063529 出願人：国立大学法人九州工業大学
半導体装置
公報種別：公開公報出願番号：特願平4-160187 出願人：柴田直, 大見忠弘, 日本電信電話株式会社
人工神経回路
公報種別：公開公報出願番号：特願2005-184353 出願人：エルピーダメモリ株式会社

全件表示

前のページに戻る