特許
J-GLOBAL ID：201003072849051935

半導体装置

発明者：
田中 正公

田中 正公 について

, 
駒谷 務

駒谷 務 について


出願人/特許権者：
住友電工デバイス・イノベーション株式会社

住友電工デバイス・イノベーション株式会社 について


代理人 (1件)： 片山 修平
公報種別：公開公報
出願番号（国際出願番号）：特願2010-172116
公開番号（公開出願番号）：特開2010-283372
出願日： 2010年07月30日
公開日（公表日）： 2010年12月16日
要約：
【課題】ゲート漏れ電流と電流コラプスとをコマーシャルレベルの高い特性要求を満足するレベルまで抑制した半導体装置の製造方法を提供する。【解決手段】基板上にGaN電子走行層120と、前記GaN電子走行層上にAlGaN電子供給層130と、前記AlGaN電子供給層上にGaN薄膜層140と、前記GaN薄膜層上にゲート電極160と、前記GaN薄膜層上に前記ゲート電極を挟むソース電極150およびドレイン電極170とを備え、前記ソース電極と前記ゲート電極との間および前記ゲート電極と前記ドレイン電極との間の前記GaN薄膜層の結晶表面上に、水素含有量が15%以下の窒化珪素膜180を有することを特徴とする半導体装置。【選択図】図1
請求項（抜粋）：
基板上にGaN電子走行層と、前記GaN電子走行層上にAlGaN電子供給層と、前記AlGaN電子供給層上にGaN薄膜層と、前記GaN薄膜層上にゲート電極と、前記GaN薄膜層上に前記ゲート電極を挟むソース電極およびドレイン電極とを備え、前記ソース電極と前記ゲート電極との間および前記ゲート電極と前記ドレイン電極との間の前記GaN薄膜層の結晶表面上に、水素含有量が15%以下の窒化珪素膜を有することを特徴とする半導体装置。
IPC (3件)：
H01L 29/778 ,  H01L 21/338 ,  H01L 29/812
FI (1件)：
H01L29/80 H
Fターム (11件)：
5F102FA05 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GV08 ,  5F102GV09 ,  5F102HC01
引用特許：
審査官引用 (2件)
引用文献：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM