特許
J-GLOBAL ID:201003074015194928

半導体素子

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2008-244032
公開番号(公開出願番号):特開2010-080490
出願日: 2008年09月24日
公開日(公表日): 2010年04月08日
要約:
【課題】界面準位を意図的に形成-消滅させることにより素子特性を制御した構成の、高性能なスイッチング素子やメモリ素子を提供する。【解決手段】半導体素子1は、界面準位制御層5と、半導体層4と、ソース電極2と、ドレイン電極3と、ゲート電極7と、ゲート絶縁膜6と、基板8とを層状に積層してなり、界面準位制御層5の1側面にゲート絶縁膜6を設けて構成する。微小な外部からの入力信号(外場)をこの界面準位制御層5で受け、界面準位の形成-消滅を切り替えることにより増幅された出力信号として高感度に取り出す。【選択図】図2
請求項(抜粋):
界面準位制御層と、半導体層と、ソース電極と、ドレイン電極と、ゲート電極と、ゲート絶縁膜と、基板とを層状に積層してなり、前記界面準位制御層の1側面にゲート絶縁膜を設けたことを特徴とする半導体素子。
IPC (8件):
H01L 21/336 ,  H01L 29/786 ,  H01L 51/05 ,  H01L 27/10 ,  H01L 27/28 ,  G03C 1/00 ,  G03C 1/73 ,  G01J 1/50
FI (10件):
H01L29/78 617S ,  H01L29/78 617T ,  H01L29/78 617U ,  H01L29/78 618B ,  H01L29/28 100A ,  H01L27/10 451 ,  H01L27/10 449 ,  G03C1/00 531 ,  G03C1/73 503 ,  G01J1/50
Fターム (50件):
2G065BA08 ,  2G065BA26 ,  2G065DA20 ,  2H123AA00 ,  2H123AA08 ,  2H123BA01 ,  2H123EA08 ,  5F083FZ07 ,  5F083FZ10 ,  5F083GA30 ,  5F083JA38 ,  5F083JA42 ,  5F110AA08 ,  5F110AA30 ,  5F110BB08 ,  5F110BB13 ,  5F110CC01 ,  5F110CC03 ,  5F110CC05 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD05 ,  5F110EE01 ,  5F110EE02 ,  5F110EE07 ,  5F110EE08 ,  5F110EE42 ,  5F110EE43 ,  5F110EE44 ,  5F110FF01 ,  5F110FF05 ,  5F110FF09 ,  5F110FF27 ,  5F110FF28 ,  5F110FF29 ,  5F110GG01 ,  5F110GG02 ,  5F110GG05 ,  5F110GG13 ,  5F110GG15 ,  5F110GG28 ,  5F110GG29 ,  5F110GG42 ,  5F110GG43 ,  5F110GG44 ,  5F110HK02 ,  5F110HK32 ,  5F110HK33 ,  5F110QQ06
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る