特許
J-GLOBAL ID：201003074408348641
不揮発性記憶装置及びその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2009-075274
公開番号（公開出願番号）：特開2010-232228
出願日： 2009年03月25日
公開日（公表日）： 2010年10月14日
要約：
【課題】配線間の記憶部の加工不良を低減した高歩留まりの不揮発性記憶装置及びその製造方法を提供する。【解決手段】不揮発性記憶装置は、第1電極と、第2電極と、第1電極と第2電極との間に設けられ、抵抗が変化する第1記憶層を有する第1記憶部と、を有する。第1電極となる第1電極膜110fと、第1記憶部となる第1記憶部膜130fと、を積層し、これらを第1方向に延在する帯状に加工し、所定密度の層581を埋め込む。その上に、第2電極となる第2電極膜140fを形成し、その上に所定密度の層よりも密度が高いマスク層150を形成し、第2電極膜140fを第2方向に延在する帯状に加工し、第1記憶部膜130fの犠牲層581から露出した部分を除去して第1記憶部膜130fを柱状に加工し、その後犠牲層581を除去して第1記憶部膜130fを露出させて第1記憶部膜130fを除去する。【選択図】図9
請求項（抜粋）：
第1方向に延在する複数の第1電極と、前記第1方向に対して非平行な第2方向に延在し、前記第1電極の上に設けられた複数の第2電極と、前記第1電極と前記第2電極との間に設けられ、印加された電界及び通電された電流の少なくともいずれかによって抵抗が変化する第1記憶層を有する第1記憶部と、を有する不揮発性記憶装置の製造方法であって、
基板の主面の上に、第1電極となる第1電極膜と、第1記憶部となる第1記憶部膜と、を積層する工程と、
前記第1電極膜と前記第1記憶部膜とを第1方向に延在する帯状に加工する工程と、
前記加工された前記第1電極膜及び前記第1記憶部膜どうしの間に所定密度の層を埋め込む工程と、
前記第1記憶部膜及び前記所定密度の層の上に、第2電極となる第2電極膜を形成する工程と、
前記第2電極膜の上に前記所定密度の層よりも密度が高いマスク層を形成する工程と、
前記マスク層をマスクとして、前記第2電極膜を第2方向に延在する帯状に加工する工程と、
前記マスク層をマスクとして、前記第1記憶部膜の前記所定密度の層から露出した部分を除去して、前記第1記憶部膜を前記第1方向に沿った側壁と前記第2方向に沿った側壁とを有する柱状に加工する工程と、
前記所定密度の層を除去して、前記所定密度の層に覆われていた前記第1記憶部膜を露出させる工程と、
前記露出した前記第1記憶部膜を除去する工程と、
を備えたことを特徴とする不揮発性記憶装置の製造方法。
IPC (4件)：
H01L 27/10
, H01L 45/00
, H01L 49/00
, H01L 27/105
H01L27/10 451
, H01L45/00 A
, H01L45/00 Z
, H01L49/00 Z
, H01L27/10 448
5F083FZ10
, 5F083GA06
, 5F083GA09
, 5F083GA10
, 5F083GA27
, 5F083JA56
, 5F083JA60
, 5F083KA01
, 5F083KA05
, 5F083LA01
, 5F083LA12
, 5F083LA16
, 5F083PR05
, 5F083PR06
, 5F083PR07
, 5F083PR23
, 5F083PR29
, 5F083ZA30
