半導体集積回路及びクロック同期化制御方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：玉村静世
公報種別：公開公報
出願番号（国際出願番号）：特願2008-288836
公開番号（公開出願番号）：特開2010-118746
出願日： 2008年11月11日
公開日（公表日）： 2010年05月27日
要約：

【課題】DVFS制御対象回路領域に対する電源電圧変更動作中における当該領域の動作性能劣化を低コストかつ高精度で抑制することができる。【解決手段】第1の電源電圧(VDDA)を用いて動作する第1の回路(FVA)にクロックを伝達する経路と第2の電源電圧(VDDB)を用いて動作する第2の回路(NFVA)にクロックを伝達する経路との間のクロック遅延調整を行う際、VDDAとVDDBが同じ電圧の場合は、FVAへ分配するクロックは位相調整用のディレイ素子を含まない経路で分配し、FVA領域の電源電圧を低電圧化させる場合は、一旦、FVA領域への分配クロックを1周期乃至2周期ずらした位相でFVA領域に分配し、双方のクロック(CKAF,CKBF)を同期化させるクロック同期化制御において、第1の回路の電源電圧を変更している最中にも比較する2つのクロックの位相を設計値内に収めるように動作させる。【選択図】図1

請求項（抜粋）：

電源供給LSIから供給される第1の電源電圧を用いて動作する第1の回路と、第2の電源電圧を用いて動作する第2の回路と、クロック信号を生成するクロック生成回路と、前記クロック生成回路で生成されたクロックを前記第1の回路及び第2の回路に伝達するクロックツリーと、前記クロックツリー上で前記第1の回路にクロックを伝達する経路と前記第2の回路にクロックを伝達する経路との間のクロック遅延調整を行って双方のクロックを同期化させるための複数の遅延段を有するクロック同期化回路と、前記第1の電源電圧の変更制御を前記電源供給LSIへ通知する制御回路と、を有し、前記第1の電源電圧を可変制御する際の電圧変更速度を、電圧およびプロセス条件に応じて、前記電源供給LSIに通知し、前記第1の回路の電圧を前記電圧変更速度において変更する際の前記第1の回路に供給されるクロックと、前記第2の回路に供給されるクロックとの位相を一致させる制御を実施する半導体集積回路。

IPC (3件)：

H03K 5/135 , H01L 21/822 , H01L 27/04

FI (2件)：

H03K5/135 , H01L27/04 F

Fターム (13件)：

5F038CD06 , 5F038CD09 , 5F038CD17 , 5F038DF01 , 5F038DF08 , 5F038DF17 , 5F038EZ20 , 5J001AA11 , 5J001BB14 , 5J001CC03 , 5J001DD03 , 5J001DD05 , 5J001DD09

引用特許：

出願人引用 (4件)

半導体集積回路
公報種別：公開公報出願番号：特願2004-217873 出願人：株式会社東芝
半導体装置
公報種別：公開公報出願番号：特願2004-271919 出願人：株式会社東芝
半導体集積回路
公報種別：公開公報出願番号：特願2003-335561 出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝

全件表示

審査官引用 (1件)

半導体集積回路
公報種別：公開公報出願番号：特願2007-066997 出願人：富士通株式会社

前のページに戻る