スピントランジスタ、集積回路、及び、磁気メモリ

発明者： , , , ,
出願人/特許権者：
代理人 (21件)：鈴江武彦 , 蔵田昌俊 , 河野哲 , 中村誠 , 福原淑弘 , 峰隆司 , 白根俊郎 , 村松貞男 , 野河信久 , 幸長保次郎 , 河野直樹 , 砂川克 , 風間鉄也 , 勝村紘 , 河井将次 , 佐藤立志 , 岡田貴志 , 堀内美保子 , 竹内将訓 , 市原卓三 , 山下元
公報種別：公開公報
出願番号（国際出願番号）：特願2008-244760
公開番号（公開出願番号）：特開2010-080536
出願日： 2008年09月24日
公開日（公表日）： 2010年04月08日
要約：

【課題】有限バイアス印加時のスピントランジスタのIDP/IDAP比の劣化を防止する。【解決手段】本発明の例に係わるスピントランジスタは、磁化方向が不変の第1強磁性層と、磁化方向が可変の第2強磁性層と、第1強磁性層と第2強磁性層との間のチャネルと、チャネル上のゲート電極とを備え、第2強磁性層の磁化方向によりデータを記憶する。読み出し動作時に第1強磁性層から第2強磁性層へ電子を流し、かつ、第1強磁性層に用いる強磁性体は、高エネルギー側と低エネルギー側に二つのマイノリティースピンバンドを有し、二つのマイノリティースピンバンドのギャップの中央よりも高エネルギー側にフェルミ準位を有する。【選択図】図3

請求項（抜粋）：

磁化方向が不変の第1強磁性層と、磁化方向が可変の第2強磁性層と、前記第1強磁性層と前記第2強磁性層との間の半導体層と、前記半導体層上のゲート電極とを具備し、前記第2強磁性層の磁化方向によりデータを記憶するスピントランジスタにおいて、読み出し動作時に前記第1強磁性層から前記第2強磁性層へ電子を流し、かつ、前記第1強磁性層に用いる強磁性体は、高エネルギー側と低エネルギー側に二つのマイノリティースピンバンドを有し、前記二つのマイノリティースピンバンドのギャップの中央よりも高エネルギー側にフェルミ準位を持つことを特徴とするスピントランジスタ。

IPC (6件)：

H01L 29/82 , H01L 43/08 , H01L 21/824 , H01L 27/105 , H01L 21/822 , H01L 27/04

FI (4件)：

H01L29/82 Z , H01L43/08 Z , H01L27/10 447 , H01L27/04 U

Fターム (44件)：

4M119AA07 , 4M119AA15 , 4M119AA20 , 4M119BB13 , 4M119CC05 , 4M119DD09 , 4M119DD17 , 4M119DD33 , 4M119DD42 , 4M119EE23 , 4M119EE27 , 4M119HH02 , 4M119HH05 , 4M119JJ09 , 4M119KK04 , 4M119KK05 , 4M119KK06 , 5F038DF04 , 5F038DF05 , 5F038EZ13 , 5F038EZ15 , 5F038EZ17 , 5F038EZ20 , 5F092AB06 , 5F092AC08 , 5F092AC12 , 5F092AC24 , 5F092AD23 , 5F092BB17 , 5F092BB22 , 5F092BB23 , 5F092BB24 , 5F092BB31 , 5F092BB33 , 5F092BB34 , 5F092BB35 , 5F092BB36 , 5F092BB37 , 5F092BB38 , 5F092BB42 , 5F092BB43 , 5F092BB44 , 5F092BD04 , 5F092CA23

引用特許：

審査官引用 (4件)

スピントランジスタ
公報種別：公開公報出願番号：特願2006-175560 出願人：国立大学法人東北大学, 独立行政法人産業技術総合研究所
スピントランジスタ、プログラマブル論理回路および磁気メモリ
公報種別：公開公報出願番号：特願2005-156406 出願人：株式会社東芝
スピンFET及びスピンメモリ
公報種別：公開公報出願番号：特願2006-009266 出願人：株式会社東芝

全件表示

前のページに戻る