半導体装置およびその作製方法

発明者： , ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2010-069398
公開番号（公開出願番号）：特開2010-251735
出願日： 2010年03月25日
公開日（公表日）： 2010年11月04日
要約：

【課題】薄膜トランジスタの製造工程における不特定な要因によって、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。0Vからシフトする値が大きい場合には、駆動電圧の増大を招き、結果として半導体装置の消費電力を増加させてしまう。【解決手段】酸化物半導体層を覆う第1の保護絶縁膜として平坦性のよい樹脂層を形成した後、樹脂層上に第2の保護絶縁膜としてスパッタ法またはプラズマCVD法を用いて低パワー条件で成膜される第2の保護絶縁膜を形成する。さらに、しきい値電圧を所望の値に制御するため、酸化物半導体層の上下にゲート電極を設ける。【選択図】図1

請求項（抜粋）：

絶縁表面上方に第1のゲート電極と、前記第1のゲート電極上方に第1の絶縁層と、前記第1の絶縁層上方に酸化物半導体層と、前記酸化物半導体層上方にソース電極層またはドレイン電極層と、前記酸化物半導体層と前記ソース電極層の間、及び前記酸化物半導体層と前記ドレイン電極層の間にバッファ層と、前記ソース電極層または前記ドレイン電極層を覆う樹脂層と、前記樹脂層上方に第2のゲート電極とを有し、前記酸化物半導体層は、前記ソース電極層または前記ドレイン電極層と重なる領域よりも膜厚の薄い領域を有し、前記樹脂層は、前記酸化物半導体層の膜厚の薄い領域と接することを特徴とする半導体装置。

IPC (2件)：

H01L 29/786 , G02F 1/136

FI (6件)：

H01L29/78 617N , H01L29/78 618B , H01L29/78 616U , H01L29/78 617T , H01L29/78 617U , G02F1/1368

Fターム (81件)：

2H092JA24 , 2H092JA37 , 2H092JA41 , 2H092JB56 , 2H092MA05 , 2H092MA13 , 5F110AA08 , 5F110AA14 , 5F110AA26 , 5F110BB02 , 5F110BB09 , 5F110BB10 , 5F110DD02 , 5F110DD14 , 5F110DD15 , 5F110EE01 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE07 , 5F110EE14 , 5F110EE15 , 5F110EE25 , 5F110EE30 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF09 , 5F110FF25 , 5F110FF28 , 5F110FF29 , 5F110FF30 , 5F110GG01 , 5F110GG07 , 5F110GG15 , 5F110GG25 , 5F110GG26 , 5F110GG28 , 5F110GG29 , 5F110GG43 , 5F110GG57 , 5F110GG58 , 5F110HK01 , 5F110HK02 , 5F110HK03 , 5F110HK04 , 5F110HK06 , 5F110HK08 , 5F110HK18 , 5F110HK21 , 5F110HK22 , 5F110HK32 , 5F110HK33 , 5F110HL01 , 5F110HL03 , 5F110HL04 , 5F110HM04 , 5F110NN03 , 5F110NN04 , 5F110NN05 , 5F110NN12 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN25 , 5F110NN27 , 5F110NN33 , 5F110NN34 , 5F110NN35 , 5F110NN36 , 5F110NN44 , 5F110NN46 , 5F110NN49 , 5F110NN73 , 5F110QQ02 , 5F110QQ06 , 5F110QQ08 , 5F110QQ09 , 5F110QQ19

引用特許：

審査官引用 (7件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平10-047219 出願人：シャープ株式会社
特開平4-139828
有機エレクトロルミネッセンス装置及び電子機器
公報種別：公開公報出願番号：特願2006-352679 出願人：セイコーエプソン株式会社

全件表示

前のページに戻る